附件简介
DDR3DDR4时序关系概述
DDR是典型的源同步时序，我们就以DDR3为例，详细说明下DDR设计需要满足的时序关系。上文说到，源同步时钟的目标就是Strobe和Data一起到达，然后满足到达之后的建立保持时间关系。按照这个目标，只要Strobe和Data等长设计，好像DDR的速率提升就不是什么问题了。不去说什么能不能跑到10Gbps或者更高速率，至少在DDR3的1600Mbps不会有什么困难。总共一两百皮秒的建立保持时间需求，就算加上derating的数据，对于1.25ns的Tck来说，好像都不会有任何问题。ddr时序......
查看原帖
