数据线、时钟线、地址线的长度有什么关系呢?因为画板的方便,数据线比地址线短500mil,这会不会有问题呢?
另外同一组数据线内等长时没有考虑过孔,过孔数目相差4-5个有没有问题呢?如何才能使得过孔数目差不多呢?
一般来说长度排布是dq、dqs《ads、cmd、control《clk,互相之间误差在200mil。dq、dqs、dm同组在-+25mil,ads、cmd、contro之间误差在-+50。另外还要看具体
芯片,具体的
datasheet要求,并不是所有的完全一样。所有的相似线,同组同层,走线方式就一样的了,via数自然相等了。关于是否要加via长度,也就不重要了,因为都一样的via数了。