SOPC FPGA快速开发入门J经典教程

臭丶臭

（三）PLD/FPGA 结构与原理初步
一. 基于乘积项（product-Term）的PLD结构
21嵌入式控制科技
采用这种结构的PLD芯片有：Altera的MAX7000，MAX3000系列（EEPROM工
艺）,Xilinx的XC9500系列（Flash工艺）和Lattice,Cypress的大部分产品
（EEPROM工艺）。我们先看一下这种PLD的总体结构（以MAX7000为例，其他
型号的结构与此都非常相似）：
图1.3.1  基于乘积项的PLD内部结构
这种PLD可分为三块结构：宏单元（Marocell），可编程连线（PIA）和I/O
控制块。 宏单元是PLD的基本结构，由它来实现基本的逻辑功能。图1.3.1中
阴影部分是多个宏单元的集合（因为宏单元较多，没有一一画出）。可编程连
线负责信号传递，连接所有的宏单元。I/O控制块负责输入输出的电气特性控制，
比如可以设定集电极开路输出，摆率控制，三态输出等。 图1.3.1 左上的
INPUT/GCLK1，INPUT/GCLRn,INPUT/OE1,INPUT/OE2 是全局时钟，清零和输出使
能信号，这几个信号有专用连线与PLD中每个宏单元相连，信号到每个宏单元
的延时相同并且延时最短。宏单元的具体结构见下图：
5
21嵌入式控制科技
图1.3.2 宏单元结构
左侧是乘积项阵列，实际就是一个与或阵列，每一个交叉点都是一个可编程
熔丝，如果导通就是实现“与”逻辑。后面的乘积项选择矩阵是一个“或”阵
列。两者一起完成组合逻辑。图右侧是一个可编程 D 触发器，它的时钟，清零
输入都可以编程选择，可以使用专用的全局清零和全局时钟，也可以使用内部
逻辑（乘积项阵列）产生的时钟和清零。如果不需要触发器，也可以将此触发
器旁路，信号直接输给PIA或输出到I/O脚。

--------------回复可见文本资料-----------------

                       

游客，如果您要查看本帖隐藏内容请回复