立即注册
查看: 1487|回复: 0

PCB设计│网表导入的雷区,你还在踩?

已实名认证
发表于 2018-8-6 11:03:35 | 显示全部楼层 |阅读模式 来自 广东省东莞市
PCB设计软件Allegro蓝牙音箱案例实操讲解,以蓝牙音箱为案例将PCB设计基础知识融进实际案例中,通过操作过程讲解PCB设计软件功能及实用经验技巧,本文着重讲解网表导入的常见错误,减少操作失误。
本期学习重点:
1. 网表的基本语法结构
2. 网表导入的常见错误
本期学习难点:
1. 网表导入的常见错误
一、网表的基本语法结构
打开生成的原理图网表文件(文本文件),可看到如下信息:
1. Packages元器件信息,如下图:
2. Nets网络连接信息,如下图
二、网表导入的常见错误(封装)
1. 打开netin.log文件
2. 查找关键字error,如下图:
三、网表导入的常见错误(原理图)
1. 器件没指定PCB Footprint,是由于原理图中信息缺少造成的。如下图:
2. 器件位号定义重复,如下图:
3、器件位号信息缺失,如下图:
注意:在原理图设计工具中修改常见错误,重复网表导入操作,直到netin.log文件中没有error为止,才完成原理图网表成功导入PCB设计工具。
以上便是PCB设计软件allegro操作中网表导入的常见错误,下期预告:封装调入及常见错误,请同学们持续关注【快点儿PCB学院】。迈威 PCB设计培训生长期招募~

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

合作/建议

TEL: 19168984579

工作时间:
周一到周五 9:00-11:30 13:30-19:30
  • 扫一扫关注公众号
  • 扫一扫打开小程序
Copyright © 2013-2024 一牛网 版权所有 All Rights Reserved. 帮助中心|隐私声明|联系我们|手机版|粤ICP备13053961号|营业执照|EDI证
在本版发帖搜索
扫一扫添加微信客服
QQ客服返回顶部
快速回复 返回顶部 返回列表