原理图设计架构及网络命名规范介绍

18928412535

原理图设计时，涉及到的内容很多，包括器件使用、电源设计、时钟设计、EMC设计、PCBA设计、低成本设计等等。今天，我们主要来了解下原理图的构架及网络命名规范。

原理图总体分为以下几个部分：原理图名称、目录、总体框图、电源部分、时钟部分、模块部分、端口部分、结构框图。
1、原理图第一页为原理图名称（包含原理图名称、版本号、设计者、检视者、日期等）；
2、原理图第二页为目录（包含原理图设计部分、页数）；
3、原理图第三页为总体功能框图（包括主要器件名称、总线类型、端口类型）；
4、原理图建议倒数第二页为结构件图（包含地孔、测试点、散热器、屏蔽罩、MARK点、ICT孔等）；
5、原理图最后一页为结构框图（包含端口丝印、大概位置、端口器件编码）。
6、电源部分在设计时，首先要增加1页或者2页的电源树和上电时序图进行说明；
7、时钟部分在设计时，首先要增加1页或者2页的时钟设计框图，标注器件选型、时钟频率、使用对象等；
8、JTAG总线设计时，首先要增加1页或者2页对JTAG总线的链路进行画图说明，并标注器件、电平；
9、IIC总线设计时，要增加1页或者2页对IIC总线的链路进行画图说明，并标注器件IIC地址。

原理图网络命名时，字母必须为大写字母，不可以使用字母“O”；可以使用下划线和左斜线“/”；禁止使用小写字母、短横线、等。
1、电源网络命名建议：10V以上命名举例，12V、36V等，数字在字母V前；10V以下电源命名举例，V33或者3V3、V18或者1V8、V09或者0V9；模拟电源命名例，V33_AVDD_FPGA或者3V3_AVDD_FPGA ；可以增加后缀说明电源使用对象；
2、时钟网络命名规则：时钟网络命名以CLK开头，后接频率，可以增加使用对象说明，举例 CLK_50M_CPU；
3、总线网络命名规则：总线类型开头，后接使用对象或者总线方向，举例 SGMII_CPU_PHY、JTAG_TDI_CPU、PCIE_CPU_FPGA、IIC_SCL_EEPROM等；
4、指示灯信号命名规则：以LED开头，增加功能说明，举例 LED_CPU_RUN、LED _CPU_ALARM、LED_FPGA_DEBUG、LED_V33 等；
5、差分信号命名规则：以P N表示差分信号的+ -信号，举例 PCIE_CPU_FPGA_0_P、PCIE_CPU_FPGA_0_N