全志H3项目HOMLET硬件设计指南

yiyi1

CPU-Beside CPU(1) VRP、VRA1、VRA2 网络上的到地电阻、电容值不能修改。

(2) GPIO 分配请按照标案图分配，切勿随意调整，新增功能请与相关人员沟通。
(3) 高频晶振的网络 X24MO 上串接电阻必须保留。
(4) CPU package 与 datasheet 必须保持一致。
(5) Bypass Cap 必须放置在相应 pin 脚的正下方。
(6) 优先走晶振，晶振电路接近 IC，与主控晶振出线 PIN 的距离<300mil。
(7) 主控中间接地焊盘建议用“井”字连接，以减小过孔的阻抗。


2. POWER
2.1.DCDC
(1) 电感感量为 1uH、2.2uH、4.7uH，注意饱和电流要符合最大电流需求，直流电阻小于 100 毫欧，具体参见标案图。
(2) 主控的 VDD-CPUFB 须连接到 SY8106A。
(3) SY8113、SY8106A 的外围输出电容的参数不能随意修改，可以根据实际情况修改封装大小。
(4) SY8113、SY8106A 及电感器件放在顶层。
(5) DCDC 输入端的输入滤波电容应尽量靠近输入 Pin 脚，输入通路最好先经过电容后进 Pin 脚，以达到更好的滤波效果。
(6) DCIN 的线宽>150mil。
(7) VDD-CPUX 的 LX 和 VIN 的线宽>=120mil；VDD-SYSTEM、VCC-DRAM 及相应的 LX 和 VIN 的线宽>=100mil。


3. AUDIO
3.1.CODEC
(1) MIC,LINEOUT 走线远离高速信号线，如 DRAM。禁止在高速信号线相邻层走线，若要交叉，中间须有“地”层隔离,且禁止在高速信号线附近打孔换层.
(2) MIC 摆放位置远离（>=200mil）RF、PA。
(3) CODEC 的旁路电容需要靠近 PIN 脚放置，并且参数不能修改；AGND 需要有一个独立的地。



4. DRAM
(1) 支持 DDR3，LPDDR2，LPDDR3，使用时需先确定 DRAM 的类型，以及单片的位宽，参考我司提供的 DRAM参考 layout。
(2) 主控和 DRAM 端每一个 ZQ PIN 都必须接 240R -1%精度的下拉到地电阻。
(3) SDQ0-SDQ7，SDQ8-SDQ15，SDQ16-SDQ23，SDQ24-SDQ31 分别为 4 组数据线，若用 DDR3，则可以进行组内或者组间交换，若进行组间交换，则相应的 SDQM 和 SDQS 差分对也必须对应交换。
(4) 若用 LPDDR2 或者 LPDDR3，则 SDQ0-SDQ7，SDQM0，SDQ0，SDQS0B 必须与主控一一对应连接，而其他高位的 3 组 DQ 以及高位的 DQM 和 DQS 差分对，则与 DDR3 类似，可以进行组内组间交换。


5. NAND -eMMC
(1) VPS 的上下拉是否有参照相应 NAND 的 DATASHEET 作处理，VPS 上下拉处理如下表

(2) NAND TSOP 与 eMMC 双 layout。
(3) NAND 靠近主控摆放，走线与高频信号隔开。
(4) NAND 封装建议按照原厂提供的封装库以兼容 TSOP/eMMC 的 NAND FLASH。
(5) eMMC clk 线需接 33R 电阻；cmd 线需要 10K 上拉；
(6) eMMC 支持了 eMMC5.0，使用 eMMC5.0 时需要将 T5 个 H6 pin 脚接地，如果不使用 eMMC5.0 则 T5 个 H6 pin 脚悬空。


6. CSI
(1) AVDD-CSI 的 camera 端电容使用 4.7uF，AFVCC-CSI 的 camera 端电容使用 1uF。
(2) PCLK 和 MCLK 上必须增加 NC 电容用于提高摄像头的兼容性。
(3) Camera 必须保证 GPIO 供电一致。
(4) AVDD-CSI 与 IOVDD-CSI 必须单独供电，以保证干净。
(5) 若模组带自动对焦功能，由于给内部 VCM 的供电的 AF-VCC 电源比较脏，注意不要与其他敏感电源（如AVDD）共用。

(6) 控制 IO:
CSI-STBY，CSI-RST 的上拉电阻确保上拉到本地电源 CSI-IOVDD;
CSI-STBY,CSI-RST,CSI-PWR-EN 确保与主控或 PMU 芯片连接。
(7) 保证 Camera connector 旁地的完整性。
(8) 摄像头模组 PIN 脚定义：检查摄像头模组的 PIN 定义，是否与插座一致。特别需要注意一般 24PIN 插座有上接触或下接触可选择，检查模组金手指接触面的方向。
(9) 对于高像素的模组，可能会发热比较严重，如 ov5640，OV5642，MI5140。背面需要紧贴大面积的金属，以便散热，否则可能会带来画面变色的问题。
(10) VCC-PE 的电压是否与使用摄像头模组 IO 电压保持一致,VCC-PE 电压根据模组的电压调整。
(11) CSI 的数据线和 mclk/pclk/hsync、vsync 的走线需等长。
(12) PCLK 上的电容靠主控，电阻靠近 CAMERA;MCLK 上的电容靠 CAMERA，电阻靠近主控。
(13) 摄像头方向以及位置:
LAYOUT 时，保证摄像头方向正确，保证模具的摄像头开孔位置，与摄像头插座位置的距离尽量近≤2000mil，防止摄像头模组 FPC 过长出现问题。
(14) AVDD，IOVDD 和 DVDD 的滤波电容，需要接近模组。
(15) CSI-MCLK 和 CSI-PCLK 需要各自包地，并保证较少的换层（MCLK 2 层以内，PCLK 2 层以内）连接到Camera connector。PCLK 和 DATA 走线长度保证一致。



文件下载，请回复

游客，如果您要查看本帖隐藏内容请回复

一牛全志(原厂)技术QQ群：778228658
全志方案及技术咨询电话：18924675756（微信同号）加号请备注

TEA5767

thank you!tks

imcuer

谢 谢分享!

yuanleming1982

感谢分享~1111111111111111

zhaojiang85

谢谢谢谢谢谢谢谢谢谢谢谢

yoonaer

感谢分享！

erhao007

打卡打卡

sara9999

感谢分享

Я姜片

支持支持