有了嵌入式 FPGA,这个问题便解决了。 芯片设计人员在开展项目时,会知道他们在项目期间拥有随时更改RTL的灵活性,这是前所未有的。 FPGA在可编程互连结构中组合了可编程/可重配置逻辑块阵列。 在FPGA芯片中,芯片的外缘由GPIO,SERDES和专用PHY(如DDR3 / 4)组成。 在高级FPGA中,I/O环约占芯片的1/4,架构约占芯片的3/4。“架构”本身在如今的FPGA芯片中大多是互连,其中20-25%的结构面积是可编程逻辑,75-80%是可编程互连。
深入嵌入式FPGA内部之原始的构造块 在Flex Logix EFLX阵列中,LUT是一个双4输入LUT,它可以组合形成一个5输入LUT。LUT输出可以任意存储在触发器中。LUT通常被分组为具有进位逻辑的四个组,以便于加法器和移位器。
在Flex逻辑EFLX阵列中,有一个22位预加器,一个22x22乘法器和一个4位后置加法器/累加器。 MAC可以组合或级联以实现快速DSP功能。
对于嵌入式FPGA,它是相同的,因为几乎所有的SoC都有一个从外部闪存引导的ARM/ARC / MIPS等处理器。同样的闪存用于存储嵌入式闪存的配置位。 嵌入式FPGA的主要区别是互连结构的设计。最佳互连使用较小的面积和较少的金属层,同时提供资源的高利用率。 与FPGA芯片不同,嵌入式FPGA中没有PHY/SERDES/PLL。嵌入式FPGA中有一个I/O环,但它是真正简单的数字互连到芯片的其余部分。嵌入式FPGA有成百上千的互连,它们可以在芯片内全速运行。这种I/O宽度和带宽的增加是将FPGA嵌入到芯片的巨大优势。
|