立即注册
查看: 8509|回复: 117

[资料] 晶晨amlogic A311D硬件设计指南

 火..
已绑定手机
发表于 2020-9-29 15:53:56 | 显示全部楼层 |阅读模式 来自 广东省深圳市
VDDCPU_A和VDDCPU_B力量
图.png
设计VDCPU电路输出0.69V-1.05V,输出GPIOE_11.8VPWM信号,DC-DC FB=0.6V。
当DCDCFB电压不是0.6V或PWM信号幅值不是1.8V时,请与amlogic FAE联系。
推荐DCDC精度</-2%
当VDDCPU_PWM设置为GPIO模式输出高时,VDCPU=0.69V;
当VDDCPU_PWM设置为GPIO模式输出低时,VDCPU=1.05V;
VDCPU调整步长为10mV,PWM频率为666.6667K Hz,从0.70V调至 1.04v。
软件不应将VDCPU设置为高于QRM规范。
当系统启动时和软件运行前,VDCPU的默认值为0.88V。
可在睡眠和断电模式下关闭VDCPU。

布局说明:
1. 请将PWM控制电阻和电容器靠近DCDC FB引脚。
2. 请将DCDC靠近SOC,用强GND返回路径3路由电源路径。
3.请采样来自SOCsid的反馈电压 以获得较低的功率IR下降。
4. 1R71和R37是用于功率测量的,客户项目应该删除这种组件。

VDD_EE&VDD_DDR&AVDD0V8电源
电源.png
VDD_EE电路设计为输出0.69V-0.89V,GPIOE_1输出1.8VPWM信号,DCDC FB=0.6V。
当DCDCFB电压不是0.6V或PWM信号幅值不是1.8V时
推荐DCDC精度</-2%
当VDDEE_PWM设置为GPIO模式输出高时,
VDD_EE=0.69V;当VDDEE_PWM设置为GPIO模式输出低时,
VDD_EE=0.89V;VDD_EE用1.2MHzPWM频率调整步长10mV,从0.70V调整为0.88V
软件不应将VDD_EE设置为高于QRM规范。
当系统启动时和软件运行之前,VDD_EE是默认的0.823V。
VDD_EE在睡眠模式下保持活动状态。 在BOOT_9引脚上放置4.7kohm拉下电阻。


文件下载,请回复
游客,如果您要查看本帖隐藏内容请回复



晶晨方案定制咨询电话:18928412535(微信同号)加号请备注

已绑定手机
发表于 2020-9-29 22:22:29 | 显示全部楼层 来自 广东省深圳市宝安区
这个可以有,谢谢分享!!!
已绑定手机
发表于 2020-9-29 22:45:37 | 显示全部楼层 来自 湖南省岳阳市
这个可以有,谢谢分享!!
发表于 2020-10-1 13:31:05 | 显示全部楼层 来自 江苏省苏州市
准备入坑。
资料准备,走起。
已绑定手机
发表于 2020-10-4 22:11:49 | 显示全部楼层 来自 辽宁省沈阳市
感谢分享晶晨资料
已绑定手机
发表于 2020-10-9 09:49:28 | 显示全部楼层 来自 上海市
谢谢分享!!!!!!
已绑定手机
发表于 2020-10-10 11:54:43 | 显示全部楼层 来自 广东省深圳市
已绑定手机
发表于 2020-10-16 14:00:19 | 显示全部楼层 来自 广东省东莞市
已绑定手机
发表于 2020-10-20 12:34:02 | 显示全部楼层 来自 浙江省杭州市
目前打算开发一个用此芯片的核心板
发表于 2020-10-21 22:02:14 | 显示全部楼层 来自 上海市松江区
学习了,谢谢分享
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

合作/建议

TEL: 19168984579

工作时间:
周一到周五 9:00-11:30 13:30-19:30
  • 扫一扫关注公众号
  • 扫一扫打开小程序
Copyright © 2013-2024 一牛网 版权所有 All Rights Reserved. 帮助中心|隐私声明|联系我们|手机版|粤ICP备13053961号|营业执照|EDI证
在本版发帖搜索
扫一扫添加微信客服
QQ客服返回顶部
快速回复 返回顶部 返回列表