海力士H5TQ4G83AFR系列存储器芯片数据手册/datasheet

xzhask

H5TQ4G83AFR-xxC，H5TQ4G63AFR-xxC，H5TQ4G83AFR-xxI，H5TQ4G63AFR-xxI，H5TQ4G83AFR-xxL，H5TQ4G63AFR-xxL，H5TQ4G83AFR-xxJ，III-DDR4和DDR4aly DDR3 DDR3 DDR3 DRAM适用于需要大存储密度和高带宽的主存储应用。 SK Hynix 4Gb DDR3 SDRAM提供完全同步的操作，以时钟的上升沿和下降沿为基准。当所有地址和控制输入被锁存在CK的上升沿（CK的下降沿）时，数据、数据选通和写入数据屏蔽输入在CK的上升沿和下降沿上采样。数据路径是内部流水线和8位预取，以获得非常高的带宽。

特点：
•VDD = VDDQ = 1.5V +/- 0.075V
•完全差分时钟输入（CK，CK）操作
•差分数据选通（DQS，DQS）
•片上DLL将DQ，DQS和DQS转换与CK转换对齐
•DM掩码在数据选通的上升沿和下降沿都写入数据
•所有地址和控制输入，除了数据，数据选通脉冲和数据掩码都锁存在时钟的上升沿
•支持5、6、7、8、9、10、11、13和14的可编程CAS延迟
•支持可编程的附加延迟0，CL-1和CL-2
•可编程CAS写等待时间（CWL）= 5、6、7、8、9和10
•可编程突发长度为4/8，具有半字节连续模式和交错模式
•BL即时切换
•8banks
•平均刷新周期（Tcase为0 oC〜95 oC）
-0oC〜85 oC时为7.8 µs
-85oC〜95 oC时为3.9 µs
•JEDEC标准的78ball FBGA（x8），96ball FBGA（x16）
•支持异步RESET引脚
•支持ZQ校准
•支持TDQS（终端数据选通）（仅x8）

IDD和IDDQ规范参数和测试条件，IDD和IDDQ测量条件
在本章中，定义了IDD和IDDQ测量条件，例如测试负载和模式。
•IDD电流（例如IDD0，IDD1，IDD2N，IDD2NT，IDD2P0，IDD2P1，IDD2Q，IDD3N，IDD3P，IDD4R，IDD4W，IDD5B，IDD6，IDD6ET和IDD7）被测量为所有VDD球的时间平均电流 待测的DDR3 SDRAM捆绑在一起。 IDD电流中不包括任何IDDQ电流。
•IDDQ电流（例如IDDQ2NT和IDDQ4R）是作为时间平均电流测量的，被测DDR3 SDRAM的所有VDDQ球都绑在一起。 IDDQ电流中不包括任何IDD电流。
注意：IDDQ值不能直接用于计算DDR3 SDRAM的IO功率。 如图2所示，它们可用于支持模拟IO功率与实际IO功率的相关性。在DRAM模块应用中，由于VDD和VDDQ在模块PCB中使用了一个合并功率层，因此无法单独测量IDDQ。


IDDQ测量支持的模拟通道IO功率与实际通道IO功率的相关性

IDDQ测量支持的模拟通道IO功率与实际通道IO功率的相关性

更多详细内容请下载附件查看

游客，如果您要查看本帖隐藏内容请回复

hbs103

谢谢分享。

wanglizhong8

1212121212121212