立即注册
查看: 1667|回复: 4

[资料] 三星内存K4E8E324EB LPDDR3 SDRAM规格书/datasheet

已绑定手机
发表于 2021-4-16 11:17:09 | 显示全部楼层 |阅读模式 来自 广东省深圳市
LPDDR3-SDRAM是一个高速同步DRAM设备,内部配置为8个存储器内存。该设备包含以下位数:
8GB有8,589,934,592位BitSLPddr3设备在命令/地址(CA)总线上使用双数据速率架构,以减少系统中的输入引脚数。 10位CA总线包含命令,地址和银行信息。每个命令使用一个时钟周期,在此期间将命令信息传输在时钟的正和负边缘上。这些设备还在DQ引脚上使用双数据速率架构来实现高速操作。双数据速率架构基本上是8N预取架构,具有界面,该接口设计用于在I / O引脚处每次时钟周期传输两个数据位。 LPDDR3 SDRAM的单个读取或写入访问有效地由一个8n位宽,内部DRAM核心的一个时钟周期数据传输和八个相应的n位宽,一半时钟周期数据传输。 / o PINS.READ和写入访问LPDDR3 SDRAMS是面向突发的;访问在所选位置的开始,并继续编程序列中编程的位置数。访问以激活命令的注册开始,然后是读取或写入命令。注册的地址和BA位与Activate命令一致用于选择要访问的行和银行。注册与读取或写入命令一致的地址位用于选择Bank Access.prior的Bank和起始列位置进行正常操作,必须初始化LPDDR3 SDRAM。以下部分提供详细信息涵盖设备初始化,寄存器定义,命令描述和设备操作。


K4E8E324EB主要特征:
•双数据速率架构;每个时钟周期的两个数据传输
•双向数据闪光灯(DQS_T,DQS_C),这些数据被传输/接收到要用于捕获接收器的数据的数据
•差分时钟输入(CK_T和CK_C)
•差分数据闪光灯(DQS_T和DQS_C)
•在正面和负CK边缘上输入的命令和地址;数据和数据掩码引用了DQS的两个边
•8个内部银行,用于同时操作
•写数据的数据掩码(DM)
•突发长度:8
•突发类型:顺序
•读写延迟:请参阅表45 LPDDR3 AC时序表
•为每个突发访问自动预充电选项
•可配置驱动强度
•所有银行刷新,每个银行刷新和自我刷新
•部分阵列自刷新和温度补偿自动刷新
•写入升级
•CA校准
•HSUL_12兼容输入
•VDD1/VDD2/VDDQ/VDDCA:1.8V/1.2V/1.2V/1.2V
•没有DLL:CK到DQS不同步
•边缘对齐数据输出,中心对齐数据输入
•工作温度:-25〜85˚C
•使用ODT PIN终止终止

LPDDR3 SDRAM引脚配置:
1.jpg


更多内容请下载附件查看
2021-4-16 11:07 上传
文件大小:
748.98 KB
下载次数:
10
附件售价:
2 RD币  购买记录
本地下载 立即购买

16RD supports Paypal , Payment is calculated at the exchange rate of the day. Unable to download please contact 18902843661 (WhatsApp OR wechat number)

关于一牛网在微软浏览器(Microsoft Edge、IE浏览器)警报通告&解决方案!(无法下载直接更换浏览器即可)

*附件为作者发布,与本站无关,如有侵权,请联系客服删除


已绑定手机
发表于 2021-5-24 09:50:10 | 显示全部楼层 来自 广东省深圳市
thanks for you!
已绑定手机
发表于 2021-6-3 19:51:03 | 显示全部楼层 来自 广东省深圳市
谢谢分享三星的DDR资料
已绑定手机
发表于 2021-8-24 16:22:23 | 显示全部楼层 来自 广东省深圳市
感谢 正好需要哦!
发表于 2021-12-30 10:20:41 | 显示全部楼层 来自 河北省廊坊市
找了好久啊
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

合作/建议

TEL: 19168984579

工作时间:
周一到周五 9:00-11:30 13:30-19:30
  • 扫一扫关注公众号
  • 扫一扫打开小程序
Copyright © 2013-2024 一牛网 版权所有 All Rights Reserved. 帮助中心|隐私声明|联系我们|手机版|粤ICP备13053961号|营业执照|EDI证
在本版发帖搜索
扫一扫添加微信客服
QQ客服返回顶部
快速回复 返回顶部 返回列表