立即注册
查看: 589|回复: 0

[资料] Xilinx 7系列FPGA架构:SelectIO结构简介及管脚通用设计指导

已绑定手机
发表于 2021-7-13 15:28:42 | 显示全部楼层 |阅读模式 来自 广东省深圳市
1.I/O概述
7系列FPGA I/O bank分为高性能(HP)banks和宽范围(HR)banks。HP I/O banks可以实现高性能存储器接口或者芯片间高速接口,支持电压最大1.8V,HR I/O banks支持更宽范围的I/O电平标准,最大支持3.3V。这两种I/O banks支持的I/O特性如图1所示:
1.jpg
注意:
并不是所有的I/O标准和电流驱动强度在HP和HR I/O banks都支持。
尽管LVDS一般认为是2.5V I/O标准,但是在HR和HP I/O banks中都支持。

2.SelectIO资源介绍
所有的7系列FPGA具有可配置的SelectIO驱动器和接收器,支持宽范围的可变标准接口,支持可编程输出电流,边沿速率,DCI片上端接和内部产生参考电压(INTERNAL_VREF)。
2.jpg
注意:HR banks没有DCI,因此任何需要参考DCI的应用不能使用HR banks。除了某些例外,每个I/O bank包含50个SelectIO管脚。在每个bank的末端有两个只能用作单端I/O使用的管脚,剩余48个管脚可以用作48个单端I/O或者24对差分I/O。每个SelectIO可以配置为输入、输出或者三态驱动。

SelectIO管脚可以配置为单端和差分信号
单端I/O标准(例如LVCMOS、LVTTL、HSTL、PCI和SSTL)
差分I/O标准(例如,Mini_LVDS、RSDS、PPDS、BLVDS和差分HSTL和SSTL)

3.SelectIO资源通用设计指导
3.1 7系列FPGA I/O Bank规则
在7系列FPGA器件中,每个I/O bank包括50个IOB资源,Bank的数量和器件大小和封装管脚有关。例如XC7K325T有10个可用的I/O banks,如图12所示:
3.jpg

3.2 SelectIO管脚供电电压
Vcco电压管脚: Vcco供电是7系列I/O电路主要的电压,位于同一bank内的所有Vcco电源管脚必须连接到相同的外部电压,故同一个bank内的所有I/O管脚必须共享Vcco电平。Vcco电压必须匹配I/O电平标准要求,如果不匹配可能会造成器件I/O损坏。
在HP I/O bank中,如果I/O标准电压要求≤1.8V,但是如果Vcco≥2.5V,则FPGA器件自动进入过压保护模式,重新配置正确的Vcco电平,器件自动恢复正常模式。
VREF: 单端I/O标准使用差分输入缓冲会要求一个参考输入电压(VREF),这种标准信号称为伪差分信号,如DDR2/3使用的差分SSTL电平标准。当在I/O bank中,VREF电压需要时,此时该类型管脚需要当作电源管脚使用,在图3中,我们可以看到这一点。7系列FPGA可以使用芯片内部产生的参考电压,此时需要使能INTERNAL_VERF约束。

更多内容请下载附件查看
2021-7-13 15:28 上传
文件大小:
1.34 MB
下载次数:
4
本地下载

16RD supports Paypal , Payment is calculated at the exchange rate of the day. Unable to download please contact 18902843661 (WhatsApp OR wechat number)

关于一牛网在微软浏览器(Microsoft Edge、IE浏览器)警报通告&解决方案!(无法下载直接更换浏览器即可)

*附件为作者发布,与本站无关,如有侵权,请联系客服删除

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

合作/建议

TEL: 19168984579

工作时间:
周一到周五 9:00-11:30 13:30-19:30
  • 扫一扫关注公众号
  • 扫一扫打开小程序
Copyright © 2013-2024 一牛网 版权所有 All Rights Reserved. 帮助中心|隐私声明|联系我们|手机版|粤ICP备13053961号|营业执照|EDI证
在本版发帖搜索
扫一扫添加微信客服
QQ客服返回顶部
快速回复 返回顶部 返回列表