nullem;text-align:left">带你进入IGBT驱动板的世界
上一期为大家介绍了如何将Pin delay导入PCB中,板妹觉得如同大神的名字一样简单、快捷;本期由四月的小河着重为大家剖析下在IGBT驱动板中电源和高压、低压的处理。
一、前期工作
1、层/走线规划:
4层板,L1 /3/4 Signal,L2 GND。
电源走线:5/7/24V 40mil,+/-15V 20mil,驱动线 15/20mil。
常规走线;8mil。
2、安规间距:
(1)IGBT驱动4组信号压差及安规间距:
U 480V V 480V W 480V N TOP/Bottom 4.0mm, L3/4 1.0mm
(2)原边—副边(光耦两边) TOP/Bottom 6.3mm, L3/4 3.0mm
(3) STO同组各条信号间 TOP/Bottom 2.0mm, L3/4 1.0mm
STO信号——其它弱信号 TOP/Bottom 2.0mm, L3/4 1.0mm
(4)螺丝孔环——弱信号 TOP/Bottom 2.0mm, L3/4 1.0mm
3、布局工艺
(1)TOP/Bottom两面贴装工艺。
(2)使用选择性波峰焊,插件引脚焊盘——贴片元件焊盘 3.5mm
(3)TP点——元件本体 4.0mm
(4)Board 1/2插装小板下面不可摆放元件(这个位置我一开始没确认好,后面导致返工),不方便返修,但可以走线
4、端子座/小板定位
按结构工程师提供的DXF档定位端子座/小板,端子3和端子4不要放反位置了(这里我一开始布局弄反了,后来整体做对调),注意是放在Top层还是Bottom层,并了解哪些端子是可以挪动的,以及挪动范围。
二、布局布线
以上是根据结构端子座而规划的总布局示意图,Top(黄色表示),Bottom(灰白色表示)。
电源模块
以下是电源模块布局示意图
1.电源模块 是用的反激电路,输入24V(直流低压),不用考虑变压器/光耦两边(原边——副边)安规,在整板中当副边(低电压侧)对待。
2.输出电流 到端子2及端子1,出线走T字形,5V是供整板。
3.以上数字代码各为:1 输入端,2 SMD共模电感,3 输入电容+启动电阻,4 变压器吸收电路,5 IC供电电路,6 IC电路,7 开关管+Sense回流电阻,8 变压器,9 光耦,10 输出电路。
4.规划原则
(1) 功率电路1/2/3/4/7/8与弱电6/9要分开,在垂直面不能有交叠。
(2) 主功率环路(流经方向1-2-3-8-7-3-2-1)要小
(3) 吸收环路(4)要小
(4) IC供电环路(5-6-3)要小
(5) 输出环路(10)要小
(6) IC驱动电路及驱动电阻要离开关管最近。
5.共模电感(2)——输入电容(3)——变压器(8),汇川硬件说铺铜箔反会加大环路,要求直接用40mil走线。
6.吸收电路(4)、IC供电电路(5)、开关管电路(7)、IC底部,电路发热量大,要铺散热铜皮,且尽量加宽。
7.IC电路(6)
驱动管脚及驱动电阻要离开关管最近,走线20mil。
Sense电阻采样电路要走类差分,走线20mil。
RT/RC振荡电路尽量近。
COMP/REF脚的电容离IC尽量近,COMP走线20mil。
8.输出电路有+/-15V、5V、7V 4组电源,要求每组电路不交叠且顺畅。
9.因输出电路都是摆放在TOP层的SMD电容/电阻,所以到端子2的5/7V我都是走TOP层,到端子1没位置才走的内层。
驱动电路
1.我首先是确定了信号流向,即信号是从端子2——转换电路(4组,每个IGBT占用两组)——光耦输入端(光电二极管)——光耦输出端(共有两组光敏三极管)——1组输出到端子1,1组输出到端子3/4(每个端子即为驱动一个IGBT,一个端子用6个光耦)。
2.确定信号类型,光耦输入端的两条线走差分线(为了干扰小),输出驱动线走类差分(为了环路小)
3.确定安规间距,参照前期工作第2条,因是U、V、W、N四组驱动,所以每组电路布局要相距4mm,
原副边(光耦两边)6.3mm,光耦电路原边到小板板框4mm。
4.电路的瓶颈:
(1). 输出到端子1的驱动线位置不够,首先不能走表层,因每组电路驱动线(一正一负)2根,走表层每组间要抓4mm的间距,完全不够,所以只能走两个内层。
(2).两个内层走线完全交叠才够位置,即不能打过孔,一旦打过孔安规就不够了。
(3). 共两个内层每组各要尽量铺一个完整的平面层(平面层可在L2也可在L3),即光耦电路底下只剩下一个走线层,如何让线不交叉的出去。
5.布局:
(1). 转换电路1、4因驱动端子4所以靠里面放,转换电路2、3驱动端子3则靠外面放。
(2). 按照电路流向首先布局了一个光耦电路,电路宽度压到最小,刚好等于光耦引脚宽度,元件分两排,每排间预留60-70miL的间距给打过孔用,元件到光耦也要预留60-70mil给打过孔。建成一个复用模块,把其它每组光耦电路一一放好。
(3). 驱动N的共有3个光耦,为等电位,因TOP层放不下,可以双面对贴,但U、V、W是单组高压,底下不可以放别的光耦。
(4).因端子4是高压电路,不能在Board下打过孔,所以只能从底层顺序出线,即端子4光耦摆放位置根据走线顺序一一摆放。
(5). 端子3光耦按信号顺序摆放,我上面是示意图,实际布局中端子3(原边)是占用了很大一部分光耦本体的,所以光耦原边到副边的距离大大缩减了,即进端子的驱动线只能顺序进,不能在端子下面(即光耦下面)的打过孔。
(6). 电容摆放根据信号流向摆,从大电容到小电容。
6.走线:
(1). 首先走瓶颈区的线,即驱动线。
(2). 端子4的驱动线4组,全部拉线出来再打过孔,过孔焊盘边缘到小板、光耦要抓4mm。挨小板1的第一组光耦占用L4走线层,第二组光耦从L2横跨第1组,第三、四组驱动从光耦两边的L2走,注意抓安规,最好画一个安规标识间距在那里,因为面对的网络太多不好设置规则,只能人工抓安规。
(3). 把平面层定为3层。
(4). 端子3的驱动线就近从光耦引脚前下就好,但注意不要在光耦本体底下打过孔,安规会不够。
(5). 因为从端子1有一组线要走到端子2,而端子1又有全要抓安规(内层1mm)的8组驱动线(走内层)进来,位置不够,我就把端子1到端子2的线除L2外3层均匀分布,减小L2的平面层,让驱动线走进来。
(6). 从光耦出来到端子1的驱动线如果从光耦内部横跨,则会破坏平面层,所以都是从各组电路顶端引出再走到端子1。
(7). 把光耦内层连线尽量改到一个内层,让平面层完整。
(8). 光耦输入差分线按顺序一组一组的引到转换电路,因为转换电路布局时按光耦顺序摆放的,所以电路不会交叉。
(9). 把L2铺上地。
三、收尾工作
1. 因端子Pin间距是2.54mm,所以全部要加偷锡焊盘,端子长边与进锡方向相同时只要在最后两个焊盘加偷锡焊盘。如果端子长边与进锡方向垂直,则整个端子后面一排脚都要加偷锡焊盘。
2.单层显示各层,检查光耦原边——副边外层6.3mm/内层3mm,光耦原边U、V、W、N 外层4mm/内层大1mm,STO 外层2mm/内层1mm是否够安规间距。
3.优化走线。
4. 摆放好丝印。
PS:为了感谢广大亲们在快点PCB平台的体验, 即日起关注我们快点PCB平台微信公众号(ID: cn_maxwell)加入双十一抢红包活动啦,这周五没抢爽,还有下周五。没有最壕,只有更壕!抢完一次,害有第二次,抢到你手软!鼓励携家带口噢!