主题 |
版块 | 作者 | 回复/查看 | 最后发表 |
---|
Vivado从此开始:设计流程/时许约束/设计分析/Tcl脚本使用 | FPGA | example 2022-4-18 | 0 334 | example 2022-4-18 10:52 | |
---|---|---|---|---|---|
Xilinx ZYNQ平台FPGA系统裸机如何实例化vivado的FFT IP核 | FPGA | United 2021-9-11 | 6 912 | 益空智达 2023-10-10 16:27 | |
Vivado进阶调试技巧——ECO技能 | FPGA | United 2021-9-10 | 0 1121 | United 2021-9-10 16:07 | |
VIVADO时序约束及STA基础知识介绍 | FPGA | United 2021-8-6 | 2 603 | 彭师涛 2021-10-25 16:01 | |
如何在Vitis中把设置信息传递到底层的Vivado (一) | FPGA | United 2021-8-5 | 0 307 | United 2021-8-5 14:19 | |
如何在Vitis中把设置信息传递到底层的Vivado (二) | FPGA | United 2021-8-5 | 0 463 | United 2021-8-5 15:46 | |
[源码]Vivado调用Questa Sim仿真的常见问题及解决方法 | FPGA | United 2021-8-31 | 0 670 | United 2021-8-31 15:25 | |
VIVADO时序约束及STA基础简介 | FPGA | United 2021-12-4 | 1 538 | lemer 2022-4-22 13:39 | |
【时序约束资料包】培训课程Timing VIVADO | FPGA | MDYjianfei 2018-8-1 | 1 1615 | stevenzeng2017 2019-1-14 13:48 | |
Vivado 简明教程 | FPGA | 米饭 2016-3-17 | 2 2360 | cywo 2019-2-26 16:04 | |
Vivado IPI 为 Aurora 设计开放 FPGA 共享资源 | FPGA | 蚊子屋windy 2016-1-28 | 0 1193 | 蚊子屋windy 2016-1-28 20:17 |