立即注册
查看: 1725|回复: 3

[Allegro教程] Allegro等长设置的一些方法与技巧解析

已绑定手机
已实名认证
发表于 2017-3-28 10:37:34 | 显示全部楼层 |阅读模式 来自 广东省深圳市
PCB设计中,我们经常会遇到要进行时序的等长的一些总线、数据线等,而且我们会经常遇到SDRAM、ddr3等存储器的设计,下面的附件我就以ddr3为例子,讲解了一些在Allegro这个软件中如何进行等长的设置,和一些运用时的技巧,与大家共同分享,若大家有更好的想法,可提出来,大家一起学习,一起进步!!!

发表于 2017-3-29 18:11:15 | 显示全部楼层 来自 广东省深圳市福田区
过来看看看看看看
已绑定手机
发表于 2017-9-5 16:13:56 | 显示全部楼层 来自 广东省广州市
这个资料补充,正需要。谢谢
已绑定手机
发表于 2021-12-1 10:23:56 | 显示全部楼层 来自 广东省深圳市
AAAAAAAAAAAAAAAAAAAAAAAAA
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

合作/建议

TEL: 19168984579

工作时间:
周一到周五 9:00-11:30 13:30-19:30
  • 扫一扫关注公众号
  • 扫一扫打开小程序
Copyright © 2013-2024 一牛网 版权所有 All Rights Reserved. 帮助中心|隐私声明|联系我们|手机版|粤ICP备13053961号|营业执照|EDI证
在本版发帖搜索
扫一扫添加微信客服
QQ客服返回顶部
快速回复 返回顶部 返回列表