联咏NT98525硬件应用说明

不吃鱼的猫

1、硬件接口
NT98525接口支持parallel I/O、LVDS、sub-LVDS、mipi-CSI、HiSPi传输规格。Parallel接口位元解析度可達12 bits，LVDS、sub-LVDS、MIPI-CSI、HiSPi可支持4 data lane。

传感器接口的引脚使用：


Parallel I/O传感器连接方式：


HiSPi 影像感測器連接方式

电路设计注意事项：
并行I/O为MSB优先，线路时请注意，最高支持速度150MHz。 一般采用LVDS、MIPI-CSI、HiSPi介面的传感器，无需VD/HD讯号，但其他传感器还是需要接，请参考各传感器的规格书。
PCB布局通知走线自适应请控制为差分100欧姆。LVDS、MIPI-CSI、HiSPi皆为高速差动讯号，请平行走线，并避开周边时钟、DC/DC等会产生干扰的讯号来源 ，差动对与差动对的走线请走等长，方向偏斜。

1.2 存储接口
NT98525提供串口NOR flash、串口NAND flash、EMMC、sd卡插入媒体介面，满足系统程序及存档的保存需求。 NT98525有三组SD卡介面，SD1、SD2主要提供SD卡使用，SD3可以接eMMC。 NT98525可以使用SPI介面的串行flash保存系统程序，支持x2和x4的总线宽度。 NAND flash和NOR flash同时只能使用一种。
电路设计注意事项：
现在提高SD卡开关开关，可以增加一个电源控制SD卡电源，线路与控制关的GPIO需要相对应使用的（上拉/下拉），添加电源开关预设是打开的，这样 烧录或式格式方便，更新需要跳线强制给电情况。

1.3 DRAM接口
NT98525支持外挂16bits DDR3(L) SDRAM x2，最大容量可支持4Gb+4Gb

电路设计注意事项
NT98525可使用1.5V/1.35V作为DDR3/DDR3L I/O电源，若DDR时钟频率为800MHz则需提供1.5V，DDR时钟频率为700MHz则提供1.35V；NT98525使用1.35V/DDR3L为I/O电源 DDR3 需要一个 240 欧姆的外挂电阻作为内部参考用，请使用 1% 精密电阻。放置旁路电容在 DSP 以及 DRAM 电源引脚位置。

PCB布局通知
●外挂DDR3(L)摆设靠近NT98525让走线减少。
●差分走线 DR_CLK / DR_CLK#, DR_DQS0 / DQS0#, and DR_DQS1 / DQS1#需做100ohm 完全控制。
●DR_D[0:15], DR_DQM[0:1], DR_A[0:15], DR_BA[0:2], DR_CAS#, DR_RAS#,DR_WE#, DR_CKE, DR_CS#需做50ohm的电感控制。
●DR_D[0:15], DR_DQS0 / DQS0#、DR_DQS1 / DQS1#使用相同的内层走线。
●DR_D[0:15]走线不超过6亿，并且有完整的参考平面。
●DR_D[0..7], DR_DM0, DR_DQS0走线长度差不超过150mil。
●DR_D[8..15], DR_DM1, DR_DQS1走线长度差不超过150mil。
●DR_DQS0/DQS0#、DR_DQS1/DQS1#、DR_CLK/CLK#各对走线长度差不超过60mil。
●DR_A[0:15], DR_BA[0:2], DR_CAS#, DR_RAS#, DR_WE#, DR_CKE, DR_CS#, DR_CLK / CLK#长度差不超过450mil。
●VREF 引脚必须支持旁路电容，并且一定要在附近引脚位置。
●VREF的走线请用地做屏蔽（例如GND/VREF/GND）并注意附近的上下是否有高频信号干扰。
●VDD_DRCLK电源必须与其他1V5做隔离（可使用0R串接）。
●在NT98525的1.35V/1.5V的旁路电容必须靠近电源脚脚。

更多详细内容请下载附件查看

qqhonker

感谢楼主分享！