RV1109与
RV1126之间的差异：
| Type | RV1109 | RV1126 |
| CPU | Dual A7 | Quad A7 |
| NPU | 1.2Tops | 2. OTO PS |
| ISP | 5M up to 3072-pixel wide | 14M <=4416*3312 |
| Encoder | 5M up to 3072-pixel wide | 4K30 H.264/H.265 |
| Decoder | 5M up to 3072-pixel wide | 4K30 H.264/H.265 |
第 1 章系统概述
1.1 地址映射
RV1109/RV1126从内部BootRom启动，支持软件编程重映射功能。 重映射由 PMU_SGRF_SOC_CON0[13] 控制。 当 remap 设置为 2’b01 时，BootRom 不可访问且 PMU_SRAM 被映射到地址 0xFFFF0000。 当 remap 设置为 2’b10 时，BootRom 不可访问，SYSTEM_SRAM 映射到地址 0xFFFF0000。
1.2 系统引导
RV1109/RV1126 提供从片外设备（如 SDMMC 卡、eMMC 存储器、串行
NAND 或 Nor flash）的系统引导。 当这些设备中的启动代码没有准备好时，还可以通过 USB
OTG 接口提供系统代码下载到它们中。 所有启动代码都将存储在内部 BootRom 中。 以下是boot code的整个boot过程，会提前保存在BootRom中。
支持以下功能。
-支持从以下设备启动系统：
-Serial Nor Flash，1bit 或 4bits 数据宽度（FSPI IO 中的设备布局）
-Serial Nand Flash，1bit 数据宽度（FSPI IO 中的设备布局）
-异步Flash接口，8bits数据宽度
-eMMC 接口，8bits 数据宽度
-SDMMC Card, 4bits 数据宽度
-支持USB OTG下载系统代码
第 2 章 Cortex-A7
2.1 概述
该设备的 Cortex-A7 子系统基于
ARMv7-A 架构。 Cortex-A7 有四个 Cortex-A7 中央处理器 (CPU)。每个处理器有 32KB 的 Level 1 (L1) 指令缓存、32KB 的 L1 数据缓存、NEON 和 FPU。 Cortex-A7 还包括 512KB 的 2 级 (L2) 缓存、监听控制单元 (SCU)、通用中断控制器 (GIC) 和标准 CoreSight 组件，以支持 SMP 调试和仿真。
Cortex-A7 的主要特性包括：
-ARM Cortex-A7
-完全实现 ARMv7-A 架构配置文件，包括高级 SIMD 和 VFP 扩展
-4 个 Cortex-A7 处理器内核
-每个 CPU 32KB L1 I-Cache 和 32KB L1 D-Cache
-具有直接和间接分支预测的有序流水线
-带有内存管理单元 (MMU) 的哈佛 L1 内存系统
-SCU 确保内存一致性
-具有 128 个硬件中断输入的中断控制器
-512KB L2缓存
-固定行长度为 64 字节
-物理索引和标记缓存
-8路组联缓存结构
-伪随机缓存替换策略
第 3 章 RISC-V
3.1 概述
它是 RISC-V 兼容的 MCU 内核。核心是加载存储架构，其中只有加载和存储指令访问内存，算术指令仅对整数寄存器进行操作。内核提供了一个 32 位用户地址空间，它是字节寻址和小端的。它只实现机器级别，四个 RISC-V 特权级别之一。
RISC-V 内核的主要特性包括：
-哈佛架构（独立的指令和数据总线）
-机器权限级别
-32 个 32 位通用整数寄存器
-指令集为 RV32I，带有 M 和 C 扩展
-高性能或面积优化的乘法/除法单元
-3阶段流水线实现
-32 位 AHB-Lite 外部存储器接口
-集成可编程中断控制器（IPIC），最多 128 条 IRQ 线，具有 128 到 16 个 INTMUX
-带JTAG接口的调试控制器
-硬件断点模块
-3 个嵌入式 64 位性能计数器
-实时时钟
-循环计数器
-指令报废计数器
更多详细内容请下载附件查看
已绑定手机
发表于 2021-10-26 15:10
已实名认证
