本文档主要介绍
RK3568处理器硬件设计的要点及注意事项,旨在帮助RK客户缩短产品的设计周期、提高产品的设计稳定性及降低故障率。请客户参考本指南的要求进行硬件设计,同时尽量使用RK发布的相关核心模板。如因特殊原因需要更改的,请严格按照高速数字
电路设计要求以及RK产品
PCB设计要求进行。
1、系统概述
1.1 概述
RK3568是一颗高性能、低功耗的四核应用处理器
芯片,专为个人移动互联网设备和
AIoT设备而设计。
RK3568内置了多种功能强大的
嵌入式硬件引擎,为高端应用提供了优异的性能,支持几乎全格式的 H.264 4k@60fps解码,支持H.265 4k@60fps解码,也支持H.264/H.265 1080p@60fps编码,以及高品质的JPEG的编/解码。
RK3568内置3D
GPU,能够完全兼容OpenGL ES1.1/2.0/3.2、OpenCL 2.0和Vulkan 1.0。专用的2D硬件引擎将最大限度地提高显示性能,并提供流畅的操作体验。
内嵌的NPU支持INT8/INT16混合操作。此外,凭借其强大的兼容性,可以轻松地转换基于TensorFlow /MXNet/PyTorch/Caffe等一系列框架的网络模型。
RK3568具有高性能的存储器接口(DDR3/DDR3L/
DDR4/
LPDDR3/LPDDR4/LPDDR4X),能够提供高性能场景下所需的内存带宽。
RK3568
EVB应用框图:
RK3568 智能N
VR应用框图:
2、
原理图设计建议
2.1 最小系统设计
2.1.1 时钟电路
●RK3568芯片内部的振荡器电路与外置的24MHz晶体一起构成系统时钟,如图2-1所示。 XOUT24M网络串接22ohm电阻务必增加,用于限流,防止过驱。
XOUT24M和XIN24M网络之间的1Mohm电阻不可随意修改。
RK3568可向外设提供工作时钟:
●REFCLK_OUT:默认24MHz时钟输出,可提供给
camera等设备当工作时钟
●CLK32K_OUT0:32.768KHz时钟输出,可提供给
wifi,BT,PCIe等设备当休眠或工作时钟
●CLK32K_OUT1:32.768KHz时钟输出,可提供给WIFI,BT,PCIe等设备当休眠或工作时钟
●ETH0_REFCLKO_25M:25MHz时钟输出,可提供给Ethernet PHY等设备当工作时钟
●ETH1_REFCLKO_25M_M0/ETH1_REFCLKO_25M_M1:25MHz时钟输出,可提供给Ethernet PHY等设备当工作时钟
●CIF_CLKOUT:默认24MHz时钟输出,可根据PLL分频得到其它频点,可提供给Camera等设备当工作时钟
●CAM_CLKOUT0:默认24MHz时钟输出,可根据PLL分频得到其它频点,可提供给Camera等设备当工作时钟
●CAM_CLKOUT1:默认24MHz时钟输出,可根据PLL分频得到其它频点,可提供给Camera等设备当工作时钟
Rockchip_RK3568_Hardware_Design_Guide_V1.1_20210608_CN_nowatermark.pdf
(14.22 MB, 下载次数: 50, 售价: 2 RD币)