简介（Overview）
HC32F4A0系列是基于
arm®Cortex®-M432-bit RISC
CPU，最高工作频率240MHz的高性能
MCU。Cortex-M4
内核集成了浮点运算单元（FPU）和
DSP，实现单精度浮点算术运算，支持所有ARM单精度数据处理指令和数据类型，支持完整DSP指令集。内核集成了MPU单元，同时叠加DMAC专用MPU单元，保障系统运行的安全性。
HC32F4A0系列集成了高速片上存储器，包括最大2MB的Flash，最大512KB的SRAM。集成了Flash访问加速单元，实现CPU在Flash上的单周期程序执行。轮询式总线矩阵支持多个总线主机同时访问存储器和外设，提高运行性能。总线主机包括CPU，DMA，USB专用DMA，ETHMAC专用DMA。除总线矩阵外，支持外设间数据传递，基本算术运算和事件相互触发，可以显著降低CPU的事务处理负荷。
HC32F4A0系列集成了丰富的外设功能。包括3个独立的12bit2.5MSPS
ADC，4个增益可调PGA，4个12位15MSPS的
DAC，4个高速电压比较器（CMP），8个多功能
PWM Timer（Timer6），支持16路互补PWM输出，16个高精度PWM（HRPWM）扩展了Timer6的PWM
信号的
分辨率，3个电机PWM Timer（Timer4）支持18路互补PWM输出，12个16bit通用Timer（TimerA）支持6路3相正交编码输入及48路Duty独立可设PWM输出，22个串行通信接口（
I2C/
UART/SPI），1个QSPI接口，2路CAN，4个
I2S支持音频PLL，2个
SDIO，1个ETHMAC，内置USB FSPHY的USBFSController和USBHSController，1个外部扩张总线
控制器，包括
nfc控制器，SMC控制器和DMC控制器，1个数字
视频接口DVP，1个数学运算单元（MAU）和4个滤波数学加速器（FMAC）。
HC32F4A0系列支持宽电压范围（1.8-3.6V），宽温度范围（-40-105℃）和各种低功耗模式。支持低功耗模式的快速唤醒，STOP模式唤醒最快至2us，
power Down模式唤醒最快至25us。
典型应用
HC32F4A0系列提供100pin、144pin、176pin的LQFP封装，176pin的VFBGA封装，208pin的TFBGA封装，用于高性能变频控制、数字
电源，智能硬件、IoT连接
模块等领域。
1、存储器映射（
memory M
APPing）
1.1 存储器映射
该 MCU 支持 4GB 的线性地址空间，地址从 0000 0000h 到 FFFF FFFFh，其中包含程序和数据。详细存储器映射请参阅下表。
1.2 外部空间映射
QSPI 空间被区分为 2 段空间，包括 QSPI I/O 寄存器空间 64MB 和外部 QSPI 设备空间64MB。
1.3 位段空间
Cortex™-M4F 存储器映射包括两个位段区域。这些区域将存储器别名区域中的每个字映射到存储器位段区域中的相应位。在别名区域写入字时，相当于对位段区域的目标位执行读-修改-写操作。
在该 MCU 中，外设寄存器和 SRAM 均映射到一个位段区域，这样可实现单个位段的读写操作。这些操作仅适用于 Cortex™-M4F 访问，对于其它总线主接口（如 DMA）无效。
1.4 地址重映射
本 MCU 提供了个存储器地址重映射功能，可以使用 MMF_REMCR0 和 MMF_REMCR1来配置重映射目标地址。本 MCU 提供 2 个重映射地址供自由配置,目标地址可以是主闪存地址也可以是高速 SRAM 地址。
重映射地址 0：
0x0200_0000H~0x0208_0000H(视设定重映射大小而定 MMF_REMCR0.RM0SIZE[4:0])
重映射地址 1：
0x0208_0000H~0x0210_0000H(视设定重映射大小而定 MMF_REMCR1.RM1SIZE[4:0])
当使用重映射功能有效(MMF_REMCR0.EN0=1 或 MMF_REMCR1.EN1=1)时，地址对应表如下：
2、总线架构（BUS）
2.1 概述
主系统由 32 位多层 AHB 总线矩阵构成，可实现以下主机总线和从机总线的互连：
●主机总线
– Cortex-M4F 内核 CPU-I 总线，CPU-D 总线，CPU-S 总线
– 系统 DMA_1 总线，系统 DMA_2 总线
– USBFS_DMA 总线
– USBHS_DMA 总线
– ETHMAC_DMA 总线
●从机总线
– Flash ICODE 总线
– Flash DCODE 总线
– Flash MCODE 总线(CPU 以外其他主机访问 Flash 的总线) – 高速 SRAMH(SRAMH 128kB)总线
– 系统 SRAMA(SRAM1 128KB)总线
– 系统 SRAMB(SRAM2 128KB)总线
– 系统 SRAMC(SRAM3 96KB,SRAM4 32KB,SRAMB 4KB) – APB1 外设总线(EMB/Timers/SPI/USART/I2S/HRPWM/EFM)
– APB2 外设总线(Timers/SPI/USART/I2S)
– APB3 外设总线(ADC/DAC/TRNG)
– APB4 外设总线(FCM/WDT/SWDT/CMP/EMU/CTC/OTS/RTC/VBAT/WKTM/I2C)
– APB5 外设总线(Timers/HRPWM)
– AHB1 外设总线(DMPU/KEYSCAN/I
NTC/DCU/
GPIO/DMA/CMU/DVP/MAU/FMAC)
– AHB2 外设总线(CAN/ SDIOC/USBFS)
– AHB3 外设总线(SDIOC/ETHMAC)
– AHB4 外设总线(AES/HASH/CRC/CAN/USBHS)
– AHB5 外设总线(SMC/DMC/SMCR/DMCR/NFC/QSPI)
借助总线矩阵，可以实现主机总线到从机总线高效率的并发访问。
2.2 总线架构
总线矩阵用于各主机总线之间的访问仲裁管理。仲裁采用循环调度算法。
●CPU-I 总线
M4F 内核的指令总线，CPU 通过此总线获取指令。访问对象是包含代码的 Flash 和SRAMH。
●CPU-D 总线
M4F 内核的数据总线，CPU 通过此总线进行立即数加载和调试访问。访问对象是包 含代码或数据的 Flash 和 SRAMH。
●CPU-S 总线M4F 内核的系统总线，CPU 通过此总线访问外设或者系统 SRAM，也可以通过此总线获取指令和立即数（效率低于通过 CPU-I 总线和 CPU-D 总线）。访问对象为SRAM1/SRAM2/SRAM3/SRAM4/SRAMB/所有外设以及外部扩展空间。
●DMA_1 总线，DMA_2 总线
系统DMA_1/系统DMA_2专用总线，DMA_1/DMA_2通过此总线访问数据存储器和外设，访问对象为Flash/SRAMH/SRAM1/SRAM2/SRAM3/SRAM4/SRAMB/所有外设以及外部扩展空间。
●USBFS-DMA 总线
USBFS的DMA专用总线，USBFS通过此总线访问所有存储器空间。访问对象为Flash/ SRAMH/SRAM1/SRAM2/SRAM3/SRAM4/SRAMB 以及外部扩展空间。
●USBHS-DMA总线
USBHS的DMA专用总线，USBHS 通过此总线访问所有存储器空间。访问对象为Flash/ SRAMH/SRAM1/SRAM2/SRAM3/SRAM4/SRAMB 以及外部扩展空间。
●ETHMAC-DMA 总线
ETHMAC 的 DMA 专用总线，ETH 通过此总线访问所有存储器空间。访问对象为Flash/ SRAMH/SRAM1/SRAM2/SRAM3/SRAM4/SRAMB 以及外部扩展空间。
2.3 总线功能
总线负责实现主机对从机的读写访问。主机模块工作频率比从机模块高（如 CPU-S 访 问 RTC）时，总线自动进行降频同步处理。主机模块工作频率比从机模块低（如USBFS_DMA 访问 SRAMH）时，总线自动进行升频同步处理。
通过总线矩阵，不同主机总线的访问目标不冲突时，各访问能够同时进行。例如 CPU-I访问 Flash，CPU-D 访问 SRAMH，CPUS 访问 APB 外设，DMA_1 访问 SRAM1，DMA_2访问 SRAM2，USBFS-DMA 访问 AHB5 的外部扩展空间，这些访问可以同时进行。
更多详细内容请下载附件查看
HC32F4A0系列用户手册Rev1.1.pdf
(35.44 MB, 下载次数: 0 )
已绑定手机
发表于 2021-12-23 10:43:42
