立即注册
查看: 363|回复: 1

[资料] Verilog HDL硬件描述语言程序设计与实践教程

已绑定手机
已实名认证
发表于 2022-2-10 15:55:27 | 显示全部楼层 |阅读模式 来自 广东省深圳市
目前,EDA 技术已经成为现代电子设计领域的基本手段,涵盖印制电路板(PCB)设计、 可编程逻辑芯片开发、专用集成芯片设计以及系统验证等诸多领域。硬件描述语言(HDL) 是 EDA 技术中的一个重要组成部分,可应用于除 PCB 设计外的各个领域。 Verilog HDL 语言为两个主流 HDL 语言之一(另一个是 VHDL 语言),在全球范围具有 广泛的用户群,具有超过 80%的行业覆盖率。在美国,使用 Verilog HDL 进行设计的工程师 大约有 l0 多万人,占 HDL 设计行业工程师的 90%左右,并有超过 200 多所大学开设有 Verilog HDL 语言的相关课程,包括斯坦福大学、卡梅隆大学这样的著名高校。在中国,业界大约有 一半的工程师在使用 Verilog HDL 语言,并且这一比例还在快速上升;在教育界有以夏宇闻 老师为代表的各位前辈进行了初期推广,目前已具备较大的应用规模。其实就学习难度而言, Verilog HDL 语言要比 VHDL 简单的多,且和C语言语法风格类似,更容易被在校大学生和 初学者接受。 Verilog HDL 语言的学习是一个实践性很强的过程,直接上手就去完成芯片设计,需要 大量的资金和昂贵的成本,并面临极大的风险,对于大多数在校学生、工程师和企业而言都 是无法承受的,因此可编程逻辑器件(CPLDFPGA)就成为最好的学习和创新平台。为了 让更多的在校学生和初学者更好地切近行业需求,同时为了改善高校教学内容,Xilinx 大学 计划(Xilinx 公司是全球最大的可编程逻辑器件提供商)和上海智翔信息服务技术有限公司 推出了一系列教材和相关课程,本书也是其中的一本,通过 Xilinx 公司的 FPGA 平台来介绍 基于 Verilog HDL 语言开发的相关知识。

目录
前言...................................................................................................................................................2 目录...................................................................................................................................................3
第 1 章 EDA 设计与 Verilog HDL 语言概述 .............................................................................11
1.1 EDA 设计概述..................................................................................................................11
1.1.1 EDA 技术简介....................................................................................................11
1.1.2 EDA 与传统电子系统设计方法.........................................................................12
1.1.3 可编程逻辑器件对 EDA 技术的要求................................................................14
1.2 Verilog HDL 语言简介 .....................................................................................................15
1.2.1 硬件描述语言说明 .............................................................................................15
1.2.2 Verilog HDL 语言的历史....................................................................................16
1.2.3 Verilog HDL 语言的能力....................................................................................16
1.2.4 Verilog HDL 和 VHDL 语言的比较...................................................................17
1.2.5 Verilog HDL 和 C 语言的比较...........................................................................18
1.3 Verilog HDL 语言的描述层次说明..................................................................................18
1.3.1 Verilog HDL 语言描述能力综述........................................................................18
1.3.2 系统级和算法级建模..........................................................................................19
1.3.3 RTL 级建模.........................................................................................................19
1.3.4 门级和开关级建模 .............................................................................................19
1.4 基于 Verilog HDL 语言的 CPLD/FPGA 开发流程 ........................................................20
1.5 Verilog HDL 语言的可综合与仿真特性..........................................................................22
1.5.1 Verilog HDL 语句的可综合性说明....................................................................22
1.5.2 Verilog HDL 语句的仿真特性说明....................................................................23
1.6 本章小结..........................................................................................................................24
1.7 思考题..............................................................................................................................24
第 2 章 Verilog HDL 基础与开发平台操作指南........................................................................25
2.1 Verilog HDL 程序开发的必备知识..................................................................................25
2.1.1 数字的表示形式 .................................................................................................25
2.1.2 常用术语解释 .....................................................................................................27
2.1.2 Verilog HDL 程序的优劣判断指标....................................................................28
2.2 Verilog HDL 程序设计模式..............................................................................................29
2.2.1 自顶向下的设计模式..........................................................................................29
2.2.2 层次、模块化模式 .............................................................................................30
2.2.3 IP 核的重用.........................................................................................................30
2.3 Xilinx Spartan 3E 系列 FPGA 简介..................................................................................31
2.3.1 Spartan-3E 系列 FPGA 简介 ..............................................................................32
2.3.2 Spartan-3E 系列 FPGA 结构说明.......................................................................32
2.4 ISE 快速入门....................................................................................................................36
2.4.1 ISE 操作基础 ......................................................................................................36
2.4.2 新建工程.............................................................................................................40
2.4.3 Verilog HDL 代码的输入与功能仿真................................................................41
2.4.4 Xilinx IP 核的使用..............................................................................................46
2.4.5 用户约束输入 .....................................................................................................53
2.4.6 综合与实现 .........................................................................................................56
2.4.7 器件配置.............................................................................................................58
2.5 ModelSim 快速入门 .........................................................................................................67
2.5.1 ModelSim 仿真软件的安装................................................................................67
2.5.2 在 ModelSim 中指定 Xilinx 的仿真库...............................................................70
2.5.3 ModelSim 的基本操作........................................................................................71
2.6 本章小结..........................................................................................................................73
2.7 思考题..............................................................................................................................74
第 3 章 Verilog HDL 程序结构 ...................................................................................................75
3.1 程序模块说明..................................................................................................................75
3.1.1 Verilog HDL 模块的概念....................................................................................75
3.1.2 模块的基本结构 .................................................................................................75
3.1.3 端口说明.............................................................................................................77
3.2 Verilog HDL 的层次化设计..............................................................................................77
3.2.1 Verilog HDL 层次化设计的表现形式................................................................77
3.2.2 模块例化.............................................................................................................77
3.2.3 参数映射.............................................................................................................82
3.2.4 在 ISE 中通过图形化方式实现层次化设计......................................................84
3.3 Verilog HDL 语言的描述形式..........................................................................................86
3.3.1 结构描述形式 .....................................................................................................87
3.3.2 行为描述形式 .....................................................................................................94
3.3.4 混合设计模式 .....................................................................................................98
3.4 本章小结..........................................................................................................................98
3.5 思考题..............................................................................................................................98
第 4 章 Verilog HDL 语言基本要素 .........................................................................................100
4.1 标志符与注释................................................................................................................100
4.1.1 标志符...............................................................................................................100
4.1.2 注释...................................................................................................................100
4.2 数字与逻辑数值............................................................................................................101
4.2.1 逻辑数值...........................................................................................................101
4.2.2 常量...................................................................................................................101
4.2.3 参数...................................................................................................................102
4.3 数据类型........................................................................................................................102
......
第 13 章 串口接口的 Verilog HDL 设计...................................................................................410
13.1 串口以及串口通信协议简介.....................................................................................410
13.1.1 串口接口 .........................................................................................................410
13.1.2 RS-232 通信协议............................................................................................410
13.2 串口通信控制器的 Verilog HDL 实现........................................................................412
13.2.1 系统功能说明 .................................................................................................412
13.2.2 顶层模块的组成结构和 Verilog HDL 实现...................................................412
13.2.3 波特率发生器模块的 Verilog HDL 实现.......................................................415
13.2.4 发送模块的 Verilog HDL 实现.......................................................................417
13.2.5 接收模块的 Verilog HDL 实现.......................................................................423
13.3 RS232 设计板级调试 ................................................................................................428
13.3.1 板级调试说明 .................................................................................................428
13.3.2 配置超级终端 .................................................................................................429
13.3.3 添加 ChipScope Pro 核 ...................................................................................432
13.3.4 系统调试结果 .................................................................................................435
13.4 本章小结....................................................................................................................438
13.5 思考题........................................................................................................................438
参考文献.......................................................................................................................................439

更多详细内容请下载附件查看
2022-2-10 15:54 上传
文件大小:
9.22 MB
下载次数:
1
附件售价:
2 RD币  购买记录
本地下载 立即购买

16RD supports Paypal , Payment is calculated at the exchange rate of the day. Unable to download please contact 18902843661 (WhatsApp OR wechat number)

关于一牛网在微软浏览器(Microsoft Edge、IE浏览器)警报通告&解决方案!(无法下载直接更换浏览器即可)

*附件为作者发布,与本站无关,如有侵权,请联系客服删除

已绑定手机
发表于 2022-2-11 10:03:10 | 显示全部楼层 来自 上海市
谢谢分享
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

合作/建议

TEL: 19168984579

工作时间:
周一到周五 9:00-11:30 13:30-19:30
  • 扫一扫关注公众号
  • 扫一扫打开小程序
Copyright © 2013-2024 一牛网 版权所有 All Rights Reserved. 帮助中心|隐私声明|联系我们|手机版|粤ICP备13053961号|营业执照|EDI证
在本版发帖搜索
扫一扫添加微信客服
QQ客服返回顶部
快速回复 返回顶部 返回列表