基于TAP.7适配器的电源管理技术的研究

yiyi1

摘要：IEEE1149.7 标准的提出对系统芯片在测试过程中出现的片上多 TAPC、测试功耗急剧增加等难题提供了有效的解决办法;现有TAP.1器件通过添加基于IEEE 1149.7标准设计的 TAP.7适配器后，使其具有 TAP.7协议接口并支持 TAP.7测试架构，从而可利用TAP.7架构对其进行测试;文章重点介绍了 TAP.7适配器中的电源管理技术的原理及其模块实现过程;最后基于 QUARTus II平台及ModelSIM 进行了该功能模块的仿真验证，结果表明该电源管理模块能够有效地对 TAP.7控制器的电源进行控制。
随着集成工艺的快速发展，为满足多样化功能与市场需求，片上系统芯片（SOC）随之而生，SoC 大规模复用符合JTAG标准的 IP芯核，导致 SoC含有多个芯片级测试访问端口控制器（CLTAPC）。然而每个芯核又包含多个嵌入式测试访问端口控制器（EMTAPC）及多条内部扫描链，于是 SoC 出现片上多 TAPC的测试问题，现有的 JTAG 标准远不能达到该复杂 SoC 的测试要求。另一方面，在 SoC测试的过程中，其所需的测试时间与测试功耗也是相当可观的，这成为 SoC 测试急需解决的一个难题。
IEEE1149.7边界扫描测试标准（简称CJTAG 标准）的提出意在解决 SoC测试难题，该标准在 IEEE1149.1 标准的原有基础上，在目标芯片中提出多 TAPC测试架构及电源管理功能，同时还支持多种扫描拓扑连接方式，若能运用TAP.7 技术于系统芯片的测试中，将会极大地提高片上系统及电路系统的调试与测试的效率。
CJTAG 标准在功能上划分为6个层次，即 T0～T5，每层在前一层的基础上添加新功能。TO 层为保留部分，兼容IEEE1149.1标准的测试基础架构及片上 TAPCs，这将使 SoC 的片上TAPCs测试难题得以解决;T1～T3层为扩展部分，T1层增加 TAP.7控制器功能和电源管理等，这会在测试过程中大大降低测试功耗;T2层增加芯片级"超级旁路"，将大大提高测试与调试效率;T3层则增添了4线星型（Star一4）扫描拓扑，并在星型拓扑中可以对 TAP.7控制器进行直接地寻址，这将对实现特定芯核的调试与测试带来质的飞跃。T4～T5层为高级部分，T4层支持2线星型（Star一2）扫描拓扑，将原JTAG标准中必须要有的4引脚数减少到 2，实现了只需TCKC与 TMSC信号 2个引脚的紧凑型边界扫描结构;T5层则支持自定义协议扩展，可在高级协议下使用8数据通道进行非扫描数据传输。

1、TAP.7适配器的作用
利用CJTAG标准中提出的技术对目标进行测试，被测系统（TS）通常需要满足两点，一是具有 TAP.7接口;二是能支持CJTAG测试。现有的 IP 核或其组成的系统芯片，具有至少4个引脚的测试接口且只能识别TAP.1信号，而不能识别TAP.7信号，故不能直接利用IEEE 1149.7 调试测试系统（DTS）对其进行片上多 TAPC测试，只能通过添加相应的 TAP.7适配器使 TAP.1 器件变成符合 CJTAG测试的器件，即保留原有功能且具有相应的 TAP.7功能，1149.1～1149.7 的适配如图1所示。

该TAP.7适配器不仅提供兼容性接口& 而且在原有基础上新增了多种 TAP.7 特性，从而实现对 IEEE1149.1器件的扫描测试调试控制及功能扩展。在硬件结构上，该 TAP.7 适配器可根据需要实现的 TAP.7 层次要求来选择由复位与选择单元（RSU）、扩展协议单元（EPU）和高级协议单元（APU）三者的组合来构建。而从功能模块上进行划分与设计，包括有以下几大重要模块∶TAP.7 控制器命令模块、选择与取消模块、电源管理模块、测试复位与功能复位模块、CLTAPC控制模块和 支持星型扫描拓扑的 SSD模块等，TAP.7适配器模块总框图如图2 所示。


2、电源管理模块的原理
电源管理（又可称为功耗管理）是指系统芯片在测试或调试过程中，由于所有的核或模块并非同时进行处理，对于目标芯核或模块使其 TAP.7控制器处于在线状态并可进行相应的操作，而对于暂不需要测试的芯核或模块则可对其进行断电操作，即将其置于离线状态并对系统测试逻辑（STL）的测试访问时钟保持为逻辑0以阻止其同步操作或其他操作，从而降低测试过程中所产生的功耗，待需要用时则重新进行上电操作。
一个典型的 TAP.7电源管理系统如图3所示，需要由DTS，TAP.7控制器以及控制 TAP.7控制器的芯片级电源管理逻辑三部分共同作用完成 TAP.7 控制器的电源管理操作。芯片级电源管理逻辑的优先级高于 TAP.7 控制器，即 TAP.7 控制器被断电，它仍可以处于供电正常状态，并探测 DTS产生的 TAP信号以及时回应上电/掉电请求。


2.1 4种电源管理模式
TAP.7技术提出 4 种电源管理模式来对非测试状态的TAP.7控制器进行断电处理，具体见表1。
其中，2bit 的 PWRMODE 寄存器的值分别对应 4种不同的模式，4种模式的断电准则也各不相同。这里的 TCK 可由DTS或 TS提供，其中模式0与模式1需要 DTS提供测试时钟并可以使其保持在逻辑1状态。至少1 ms 的时间计时可由除 TCK 以外的芯片时钟或系统时钟产生。

芯片的电源管理特性取决于以上几种模式是否被支持。
在芯片级架构中，TAP.7 控制器的断电功能一般遵守以下原则∶
1）可能支持模式0～2的任意组合;
2）当不支持模式0～2时，PWRMODE寄存器不存在且一旦芯片的其他部分被上电则该 TAP.7控制器也被上电;
3）当至少支持模式0～2中的一种时，PWRMODE寄存器存在且模式3也将被支持（模式3可以在上电确认期间及断电启动期间防止 TAP.7控制器被断电）;
4）当某一种模式不被支持而其他模式被支持时，则上电确认功能不会受到影响，而且当TAP.7控制器在线时上电启动功能将不允许断电。

2.2 默认电源管理模式
当芯片级电源管理逻辑支持模式0～2中的几种或一种模式时，则可能设定一个默认电源管理模式（Default Mode）并且指明该默认模式是否有效。若芯片级逻辑不指定默认模式或指定的默认模式无效时，则由 TAP.7 控制器从数值最小的模式值来设置有效的默认模式，即当芯片级逻辑支持模式0时，默认模式首先设定为模式0;否则再看是否支持模式1，若支持则为模式1;若模式0～1都不支持，则默认模式为模式 2。
默认电源管理模式值与 PWRMODE 寄存器的值有关，芯片级逻辑在提供了有效的默认模式后，通过 TAP.7 控制器的断电保存及上电 重存储 这 样一个电力循环过程来 维持PWRMODE 寄存器的值。换言之，在芯片级逻辑提供了一个有效的默认模式值后，上电后在不满足该断电模式的条件下，TAP.7控制器在线并可通过 STC2命令来设置 PWRMODE寄存器的值来改变电源管理模式;在断电前，TAP.7 控制器保存该 PWRMODE 寄存器值，电源管理逻辑将重新设定一个默认模式值。

更多详细内容请下载附件查看

游客，如果您要查看本帖隐藏内容请回复

akkk

感谢楼主