Vivado从此开始：设计流程/时许约束/设计分析/Tcl脚本使用

example

本书涵盖了Vivado的四大主题∶设计流程、时序约束、设计分析和Tcl脚本的使用，结合实例深入浅出地阐述了Vivado的使用方法，精心总结了Vivado在实际工程应用中的一些技巧和注意事项，既包含图形界面操作方式，也包含相应的Tcl命令。
本书语言流畅，图文并茂。全书共包含405张图片、17个表格、172个Tcl脚本和39个HDL 代码，同时，本书配有41个电子教学课件，为读者提供了直观而生动的资料。

目录
第 1 章 FPGA 技术分析 …………………………………………………………………………………………1
1.1 FPGA 内部结构分析 …………………………………………………………………………………………1
1.1.1  Xilinx7系列FPGA 内部结构分析……………………………………………………………1
1.1.2  Xilinx UltraScale系列FPGA 内部结构分析……………………………………………………18
1.2 FPGA 设计流程分析…………………………………………………………………………………………22
1.3 Vivado 概述……………………………………………………………………………………………………25
1.3.1  Vivado 下的FPGA 设计流程…………………………………………………………………25
1.3.2 Vivado 的两种工作模式……………………………………………………………………………26
1.3.3 Vivado 的5个特征……………………………………………………………………………………30
参考文献………………………………………………………………………………………………………………………31
第 2 章 设计综合………………………………………………………………………………………………………32
2.1  常用综合选项的设置…………………………………………………………………………………………32
2.1.1 -flatten hierarchy对综合结果的影响…………………………………32
2.1.2 -fsm_extraction 对状态机编码方式的影响………………………………………………35
2.1.3 -keep_equivalent_registers的含义…………………………………………………………………………………………………………36
2.1.4 -resource_sharing 对算术运算的影响…………………………………………………………………38
2.1.5 -control_set_opt_threshold 对触发器控制集的影响……………………………………………………38
2.1.6 -no_lc 对查找表资源的影响……………………………………………………………………40
2.1.7  -shreg_min_size 对移位寄存器的影响……………………………………………………41
2.2 合理使用综合属性………………………………………………………………………………………………43
2.2.1  async_reg在异步跨时钟域场合的应用…………………………………………………43
2.2.2 max_fanout 对高扇出信号的影响…………………………………………………………44
2.2.3  ram_style 和 rom_style 对存储性能的影响……………………………………………………46
2.2.4  use_dsp48在实现加法运算时的作用………………………………………………………48
2.3  out-of-context（OOC）综合模式………………………………………………………………………………………50
2.3.1  Project 模式下使用 OOC……………………………………………………………………50
2.3.2 Non-Project 模式下使用 OOC………………………………………………………………54
2.4 综合后的设计分析 ……………………………………………………………………………………………54
2.4.1  时钟网络分析…………………………………………………………………………………………54
2.4.2 跨时钟域路径分析……………………………………………………………………………………56
2.4.3 时序分析 ………………………………………………………………………………………………60
2.4.4 资源利用率分析………………………………………………………………………………………72
2.4.5  扇出分析…………………………………………………………………………………………………73
2.4.6 触发器控制集分析 ……………………………………………………………………………………75
参考文献……………………………………………………………………………………………………………………75
第 3 章 设计实现………………………………………………………………………………………………………76
3.1 理解实现策略 ……………………………………………………………………………………………………76
3.1.1  Project 模式下应用实现策略…………………………………………………………………76
3.1.2 Non-Project 模式下应用实现策略……………………………………………………………80
3.2 理解物理优化 ……………………………………………………………………………………………………81
3.3 增量实现 …………………………………………………………………………………………………………82
3.3.1  Project 模式下应用增量实现…………………………………………………………………82
3.3.2 Non-Project 模式下应用增量实现……………………………………………………………87
3.4 实现后的设计分析 ……………………………………………………………………………………………88
3.4.1  资源利用率分析………………………………………………………………………………………88
3.4.2 时序分析…………………………………………………………………………………………………88
3.5 生成配置文件………………………………………………………………………………………………………90
3.6 下载配置文件 ……………………………………………………………………………………………………93
参考文献……………………………………………………………………………………………………………………99
第 4 章 设计验证………………………………………………………………………………………………………100
4.1 行为级仿真………………………………………………………………………………………………………100
4.1.1  基于Vivado Simulator 的行为级仿真………………………………………………………………100
4.1.2  基于ModelSim/QuestaSim的行为级仿真……………………………………………111
4.2 实现后的时序仿真……………………………………………………………………………………………115
4.3 使用VLA（Vivado Logic Analyzer）……………………………………………………………………………………118
4.3.1  使用ILA（Integrated Logic Analyzer）…………………………………………………………………………118
4.3.2 使用VIO（Virtual Input/Output）…………………………………………………………………………126
4.3.3 VLA 中的数据分析…………………………………………………………………………………128
4.4 使用 add_probe ………………………………………………………………………………………………………133
参考文献……………………………………………………………………………………………………………………134
第 5 章 IP 的管理……………………………………………………………………………………………………135
5.1 定制IP………………………………………………………………………………………………………………135
5.1.1  在Vivado 工程中定制IP…………………………………………………………………………135
5.1.2 在 Manage IP 中定制 IP ………………………………………………………………………139
5.2 IP 的两种生成文件形式xci和 xcix………………………………………………………………144
5.3 对IP 的几个重要操作………………………………………………………………………………………148
5.3.1 IP 的综合………………………………………………………………………………………………148
5.3.2 IP 的仿真………………………………………………………………………………………………150
5.3.3 IP 的更新………………………………………………………………………………………………151
5.3.4 IP输出文件的编辑……………………………………………………………………………………155
5.4 IP 的属性与状态………………………………………………………………………………………………156
5.5 IP 的约束…………………………………………………………………………………………………………159
5.6 封装 IP……………………………………………………………………………………………………………164
5.6.1  通过Vivado 工程封装用户代码………………………………………………………………164
5.6.2 通过指定目录封装用户代码……………………………………………………………………177
参考文献 …………………………………………………………………………………………………………………178
第6章 约束的管理……………………………………………………………………………………………………179
6.1 基本时序理论 …………………………………………………………………………………………………179
6.2 两类基本约束 …………………………………………………………………………………………………180
6.2.1  时钟周期约束………………………………………………………………………………………180
6.2.2 引脚分配………………………………………………………………………………………………201
6.3 两种时序例外 …………………………………………………………………………………………………210
6.3.1  多周期路径约束……………………………………………………………………………………210
6.3.2 伪路径约束 ……………………………………………………………………………………………214
6.4 从 UCF 到 XDC……………………………………………………………………………………………217
6.4.1  UCF与XDC的基本对应关系………………………………………………………………217
6.4.2  理解层次标识符在UCF和XDC中的区别………………………………………………219
6.5 时序约束编辑辅助工具………………………………………………………………………………………220
6.5.1  时序约束编辑器 ……………………………………………………………………………………220
6.5.2 时序约束向导…………………………………………………………………………………………223
6.6 关于约束文件 …………………………………………………………………………………………………224
参考文献……………………………………………………………………………………………………………………226
第7章 Tcl 在 Vivado 中的应用……………………………………………………………………………227
7.1  Vivado 对Tcl的支持…………………………………………………………………………………………………227
7.2 Vivado 中 Tcl 命令的对象及属性……………………………………………………………………232
7.2.1  文件对象及属性……………………………………………………………………………………232
7.2.2 网表对象及属性………………………………………………………………………………………234
7.3 Tcl 命令与网表视图的交互使用…………………………………………………………………………241
7.4 典型应用 …………………………………………………………………………………………………………242
7.4.1 流程管理…………………………………………………………………………………………………242
7.4.2 定制报告 ………………………………………………………………………………………………246
7.4.3  网表编辑………………………………………………………………………………………………249
7.5 其他应用 …………………………………………………………………………………………………………253
参考文献……………………………………………………………………………………………………………………256

更多详细内容请下载附件查看

游客，如果您要查看本帖隐藏内容请回复