摘要：为提高航天器
FPGA设备的可靠性，提出基于三模冗余架构的航天器FPGA可靠性设计；根据FPGA架构的基础连接原理，设计处理单元、配置单元、射频单元与双闭环电路组织，完成航天器FPGA的拓扑结构研究；在此基础上，连接总线通信串口，按照数据缓存的队列请求，控制总线状态机的既定化状态，完成航天器FPGA结构的传输转换；分别调试关键器件FP-GA、复位航天
芯片、整星联合三项，实现三模冗余架构的特性分析，完成基于三模冗余架构的航天器FPGA设计；实验检测结果表明，随着设备航行时间的增加，MPPT、SPPT指标的最大数值均占比70%以上，航天器FPGA的高可靠属性得以有效保持。
FPGA是PAL、GAL等一系列可编程器件结构的升级发展产物，作为
集成电路中重要的半定制电路实体，不仅弥补了定制电路存在的固化传输误差，也解决了可编程器件门电路受限的物理问题。与传统航天器芯片结构相比，FPGA组织不局限于单纯的定点式连接，而是可以根据相关硬件结构的运转方式，调节核心主机的响应连接状态。从器件处理的角度来看，FPGA结构不仅包含独立的半定制航天器集成电路，也可按照相关内嵌单元及输出组织的连接需求，布置航天器件所需的节点应用条件ID。而从全局性的角度来看，航天器FPGA内部包含大量的优化连接芯片，可在调节整体组织结构接入状态的同时，屏蔽由不相关器件传输而来的电量信号，进而简化芯片构造的稳定性指标。
随着航天器每日航程的增加，MPPT、SPPT等航天器稳定性指标均出现明显的下降趋势，且在航道线路不断改变的条件下，航天器设备的运行可靠性也始终不能达到预期水平标准。为解决上述问题，引入三模冗余架构体系，通过设置处理单元、射频单元、双闭环电路等组织的方式，完成航天器FPGA的拓扑结构设计。按照总线通信串口的连接标准，设计FPGA结构连接所需的数据队列形式，再根据航天器总线状态机的控制指令需求，转换FPGA结构传输过程中的数据信息，完成基于三模冗余架构航天器FP-GA可靠性设计。再借助定向化模拟检测平台，验证该理论结构的实际应用价值。
1、航天器FPGA拓扑结构研究
航天器FPGA拓扑结构由FPGA架构、处理单元、配置单元、射频单元、双闭环电路五部分组成，具体搭建方法可按如下步骤实施。
1.1 FPGA 架构搭建
FPGA 架构是航天器组织设备的搭建依靠主体，可通过内、外同时调制的方式，确定各级组织模块在航天器FP-GA结构中的所处位置。整个FPGA架构的最外层模块为航天堡垒组织，且这些模块结构始终保持规范排列的连接形式，相邻模块主体间的物理距离处处相等，为保证航天器执行数据的传输稳定性，横向、纵向模块结构的数值水平始终相等，但连接转角处不设置模块结构，故航天数据可长时间保持相对宽泛的传输行为。冗余结构节点包裹在航天堡垒组织内部，呈现跨级分布的排列形式，横向、纵向航天冗余节点间的物理距离处处相等，故而整个结构节点主体的表现形式类似于一个“正方形”，为保证航天器数据信息的稳定传输，冗余结构节点的间距数值应稍大于传输通道的物理宽度。开放性数据传输通道处于冗余结构节点之间，负责传输航天器FPGA设备所需的信息参量，是一种具有连接性的架构。
1.2 处理单元设计
处理单元是航天器FPGA设备核心结构，兼备数据采集发送、数据处理、节点管理等多项物理功能，与DMA芯片作为主要连接装置。DMA芯片中融合了监督管理、数据并行、信息监视三类执行功能，且每一类物理功能的实现都需要一个模块
收发器的配合。在芯片左侧有一个完整的冗余架构分配处理器，其中包含多个DART接口组织，可在接收航天数据信息的同时，过滤不满足FPGA传输需求的参量指标，并将剩余数据信息整合成包装体结构，传输至其它航天器FPGA单元之中。信息监视收发器下端为一个小型数据存储结构，可暂时记录航天器FPGA设备所需的执行数据信息，在感知到核心主机传输而来的连接指令后，选择性执行对于已存储数据信息的释放操作。DMA芯片右下方为一个卡槽，可作为其它硬件单元结构的连通接入节点。
1.3 配置单元设计
航天器FPGA设备的配置单元以
CPLD＋存储器作为核心搭建装置，对于待传输航天组织数据采取兼性连接处置的态度。CPLD+存储器表面罩有一个完整的实体架构，由平滑的绝缘性材料构成，可屏蔽所有不必要的航天器组织连接请求，进而阻隔由不相关电子信号引起的电量变化行为，实体架构后部有用作物理连接的套用接口，可借助输出线路与DMA芯片的既定物理结构相连。CPLD＋存储器正面结构包含一个三模调控装置、大量冗余数据开关和一定数量的节点配置注脚。航天器行驶数据大量涌进FP-GA 配置单元时，三模调控装置会根据数据信息的具体数值条件，自发转动至合理连接阻值，再使一定数量的冗余数据开关由闭合转换为连通状态，进而扩张节点配置注脚，建立航天器FPGA设备处理单元与射频单元的物理连接。
1.4 射频单元设计
射频单元是航天器FPGA架构中的重要执行模块，以型号为R-2000B的变频顶射装置作为核心搭建设备。R——2000B变频顶射装置左侧包含三个射频输入接口，但常规情况下，这些接口不同被同时占用，同一时间节点内，可用于传输航天器执行数据的接口数量只能为一个或两个，数量定义方法参考FPGA架构中的具体航天器执行数据总量，数据总量超过9.0×10^13T时，射频输入接口数量为"一"；数据总量小于或等于9.0×10^13T时，射频输入接口数量为“二”。物理探针作为R-2000B变频顶射装置的前测结构，可通过节点植入的方式，确定其它航天器FPGA架构组织中的待传输数据总量。调节旋钮位于R—2000B变频顶射装置的右下角，可按照航天器结构的射频连接需求，自发改变接入单元结构中的阻值数量级结果。航天器FPGA射频单元的表面结构中还包含大量显示屏装置，可用于指示相关元件组织内航天器执行数据的具体数量结果。
1.5 双闭环
电路设计
航天器FPGA结构的双闭环电路由输入端、输出端两个连接组织构成（如图3所示），其中输入端与射频单元相连，可接收整个航天器设备中的所有传输电流，而经过一系列的转变与流通处理后，这些电流可借助输出端进入其它各级航天器硬件设备中。两个航天器FPGA端口组织中间为应用定值电阻和相关闭环设备，其中R代表主体闭环电阻、S代表分级闭环电阻，为促使"双闭环"结构趋于完整，这些电阻设备的数量始终保持为“2”的倍数。闭环触发器负责整合与航天器设备相关的散点电量差，并将满足连接要求的电流束传输至各级电阻结构中。闭环传感器是整个双闭环电路的核心连接设备，负责疏导输入、输出端的电压差量，进而使两端组织的电流值始终保持一致。
更多详细内容请下载附件查看
已绑定手机
发表于 2022-4-30 13:00
