立即注册
查看: 774|回复: 0

[单片机资料] 周立功LPC2101/LPC2102/LPC2103单片机使用指南

已绑定手机
发表于 2022-4-26 19:15:27 | 显示全部楼层 |阅读模式 来自 广东省深圳市
LPC2101/02/03是基于一个支持实时仿真的16/32位ARM7TDMI-SCPU的微控制器,并带有8KB,16kB或32kB嵌入的高速Flash存储器。128位宽度的存储器接口和独特的加速结构使32位代码能够在最大时钟速率下运行。对中断服务程序和DSP算法中性能要求严格的应用,这增加的性能比在Thumb模式下的性能超出多达30%。对代码规模有严格控制的应用,使用16位Thumb模式将代码规模降低超过30%,而性能的损失却很小。较小的封装和很低的功耗使LPC2101/02/03特别适用于访问控制和POS机等小型应用中;由于内置了宽范围的串行通信接口(范围从多个UART、SPI和SSP到两条I2C总线)和2kB/4kB/8kB的片内SRAM,它们也非常适合于通信网关和协议转换器。高级性能还使这些器件适合用作数学协处理器。多个32位和16位定时器、1个改良的10位ADC、所有定时器上输出匹配的PWM特性、以及具有多达13个边沿或电平触发的外部中断管脚的32条高速GPIO线,使这些微控制器特别适用于工业控制和医疗系统中。
1.jpg

特性
●16/32位ARM7TDMI-S微控制器,超小LQFP48封装。
●2kB/4kB/8kB的片内静态RAM和8kB/16kB/32kB的片内Flash程序存储器。128位宽度接口/加速器可实现高达70MHz工作频率。
●通过片内boot装载程序实现在系统/在应用编程(ISP/IAP)。单个Flash扇区或整片擦除时间为100ms。256字节编程时间为1ms。
●嵌入式ICERT通过片内Real Monitor软件提供实时调试。
●10位A/D转换器提供8路模拟输入(每个通道的转换时间低至2.44us),以及特定的结果寄存器来最大限度地减少中断开销。
●2个32位定时器/外部事件计数器(带7路捕获和7路比较通道)。
●2个16位定时器/外部事件计数器(带3路捕获和7路比较通道)。
●低功耗实时时钟(RTC)具有独立的电源和特定的32kHz时钟输入。
●多个串行接口,包括2个UART(16C550)、2个高速I2C总线(400kbit/s)、SPI和具有缓冲作用和数据长度可变功能的SSP。
●向量中断控制器(VIC),可配置优先级和向量地址。
●多达32个通用I/O口(可承受5V电压)。
●多达13个边沿或电平触发的外部中断管脚。
●通过一个可编程的片内PLL(100us的设置时间)可实现最大为70MHz的CPU操作频率,其具有10MHz~25MHz的输入频率。
●片内集成振荡器与外部晶体的操作频率范围为1~25MHz。
●低功耗模式包括空闲模式、掉电模式和带有效RTC的掉电模式。

结构概述
LPC2101/02/03包含一个支持仿真的ARM7TDMI-SCPU,片内存储器控制器接口的ARM7局部总线,中断控制器接口的AMBA先进高性能总线(AHB)和连接片内外设功能的ARM外设总线(APB,ARMAMBA先进外设总线的兼容超集)。LPC2101/02/03将ARM7TDMI-S处理器配置为小端字节顺序。
AHB外设分配了2M字节的地址范围,它位于4G字节ARM存储器空间的最顶端。每个AHB外设都在AHB地址空间内分配了16k字节的地址空间。LPC2101/02/03的外设功能(中断控制器除外)都连接到APB总线。AHB到APB的桥将APB总线与AHB总线相连。APB外设也分配了2M字节的地址范围,从3.5G字节地址点开始。每个APB外设在APB地址空间内都分配了16k字节地址空间。

ARM7TDMI-S处理器
ARM7TDMI-S是通用的32位微处理器,它具有高性能和低功耗的特性。ARM结构是基于精简指令集计算机(RISC)原理而设计的,指令集和相关的译码机制比微程序的复杂指令集计算机要简单得多。这样使用一个小的、廉价的处理器核,就可实现很高的指令吞吐量和实时的中断响应。
由于使用了流水线技术,处理和存储系统的所有部分都可连续工作。通常,在执行一条指令的同时对下一条指令进行译码,并将第三条指令从存储器中取出。
ARM7TDMI-S处理器也使用了一个被称为THUMB的独特结构化策略,它非常适用于那些对存储器有限制或者需要较高代码密度的大批量产品的应用。
在THUMB后面一个关键的概念是“超精简指令集”。基本上,ARM7TDMI-S处理器具有两个指令集:
●标准32位ARM指令集
●16位THUMB指令集
THUMB指令集的16位指令长度使其可以达到标准ARM代码两倍的密度,却仍然保持ARM的大多数性能上的优势,这些优势是使用16位寄存器的传统16位处理器所不具备的。因为THUMB代码和ARM代码一样,在相同的32位寄存器集上进行操作。THUMB代码仅为ARM代码规模的65%,但其性能却相当于连接到16位存储器系统的相同ARM处理器性能的160%。

片内Flash存储器系统
LPC2101/02/03分别含有8kB、16kB和32kBFlash存储器系统。该存储器可用作代码和数据的存储。对FLASH存储器的编程可通过几种方法来实现:
●使用内置的串行JTAG接口
●使用在系统编程(ISP)和UART
●使用在应用编程(IAP)功能
使用IAP功能的应用程序也可以在应用程序运行时对Flash进行擦除和/或编程,这样为数据存储和现场固件升级等都带来了极大的灵活性。整个Flash存储器都可用来存放用户代码,因为引导装载程序位于一个独立的存储器单元中。
LPC2101/02/03的Flash存储器至少可擦除/编程100,000次,保存数据的时间长达20年。

片内静态RAM(SRAM)
片内静态RAM(SRAM)可用作代码和/或数据的存储,它支持8位、16位和32位的访问。LPC2101/02/03分别含有2/4/8kB的静态RAM。
LPC2101/02/03SRAM可作为一个字节寻址的存储器访问。对存储器进行字和半字访问时将忽略地址对准,并访问被寻址的自然对准值(因此,对存储器进行字访问时将忽略地址位0和1,半字访问时将忽略地址位0)。因此,有效的读写操作要求半字数据访问的地址线0为0(地址以0、2、4、6、8、A、C和E结尾),字数据访问的地址线0和1都为0(地址以0、4、8和C结尾)。该原则同样用于片外和片内存储器。
SRAM控制器包含一个回写缓冲区,它用于防止CPU在连续的写操作时停止运行。回写缓冲区总是保存着软件发送到SRAM的最后一个字节。该数据只有在软件请求下一次写操作时才写入SRAM(数据只有在软件执行另外一次写操作时被写入SRAM)。如果发生芯片复位,实际的SRAM内容将不会反映最近一次的写请求(即:在一次“热”芯片复位后,SRAM不会反映最后一次写入的内容)。任何在复位后检查SRAM内容的程序都必须注意这一点。通过对一个单元执行两次相同的写操作可保证复位后数据的写入。或者,也可通过在进入空闲或掉电模式前执行虚写(dummywrite)操作来保证最后的数据在复位后被真正写入到SRAM。

更多详细内容请下载附件查看
游客,如果您要查看本帖隐藏内容请回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

合作/建议

TEL: 19168984579

工作时间:
周一到周五 9:00-11:30 13:30-19:30
  • 扫一扫关注公众号
  • 扫一扫打开小程序
Copyright © 2013-2024 一牛网 版权所有 All Rights Reserved. 帮助中心|隐私声明|联系我们|手机版|粤ICP备13053961号|营业执照|EDI证
在本版发帖搜索
扫一扫添加微信客服
QQ客服返回顶部
快速回复 返回顶部 返回列表