一、 封装介绍
PGL25G_FBG256产品采用Wire Bond BGA封装形式。其封装尺寸为17mmx17mm，植球数量为 256，植球间距为 1.0mm，最大封装厚度为 1.43mm。
二、 封装尺寸和管脚
(一) 封装外形尺寸
| 尺寸符号 | 数 | 值 | 尺寸符号 | 数 值 |
| 最小 | 典型值 | 最大 | 最小 | 典型值 | 最大 |
| A | 1.23 | 1.33 | 1.43 | C | 0.22 | 0.26 | 0.30 |
| A1 | 0.32 | 0.37 | 0.42 | e | — | 1.0 | — |
| A2 | 0.91 | 0.96 | 1.01 | b | 0.45 | 0.50 | 0.55 |
| D | 16.9 | 17. 0 | 17.1 | aaa | — | — | 0.20 |
| E | 16.9 | 17. 0 | 17.1 | bbb | — | — | 0.25 |
| D1 | — | 15.0 | — | ddd | — | — | 0.20 |
| E1 | — | 15.0 | — | eee | — | — | 0.25 |
(二) 管脚说明
PGL25G_FBG256 产品的 user IO 数为 186。
| PIN name | PIN type | PIN description |
| USER IO PIN |
| IO | I/O | USER IO 在配置前或者配置过程中，当IO_STATUS_C=0, 使能内部puimp,当IO_STATUS_C=h关弟内部 pullup 在用户模式，unuSED io默认为pulLDOwn,用户也 可通过软件设置为pullup pulldown和flOAT |
| 复用配置PIN |
| MODE 1 | input | 配置复用输入PAD,用于配置模式，主从选择； MODE 1=0,主模式；MODE 1=1,从模式 |
| MODE 0 | input | 配置复而输入PAD,用于配宜模式，并行和串行 选择 MODE 0=0,并行配置；MODE 0=L串行配置 |
| INIT FLAG N | Bidirectio nal (open-drai n) | 为低时，指示FPGA内部CRAM正在被清空；清 空完毕时，内部释放对该pad的控制。 若在外部将该pad拉低，则会延迟配置的进行 在配置过程中，该PAD为低，表示内部岀现配置 错误 |
| CFG CLK | input , output | 配置时钟PAD。在从模式，该PAD作为时钟输入 以从外部获取配置数据；在主模式，该PAD作为 时钟输出以从外部获取配置数据。不需要该时钟 时（比如JTAG模式），处于高阻态。 |
| ECCLK | input | 在主模式下，可选的外部配置时钟输入 |
| CS N | input , output | 复用配置PADo （1） 在从并配置模式下，低电平使能并行配置模 式数据接口。 （2） 对于 spi xl 模式，连接 SPI Flash 的 Slave Data input接口，FPGA给SPI flash发送指令和初始地 址 （3） 对于X2和X4模式，也作为数据总线的第 |
更多详细内容请下载附件查看
PK02006_PGL25G_FBG256.pdf
(773.41 KB, 下载次数: 0)
已绑定手机
发表于 2022-6-2 16:22
