立即注册
查看: 739|回复: 3

[资料] 多电源电路的可靠性设计

已绑定手机
已实名认证
发表于 2022-6-12 10:00:00 | 显示全部楼层 |阅读模式 来自 广东省深圳市南山区
在通信系统的电路中,大多存在两种以上的电源,实际工程应用中还常有蓄电池提供后备供电的情况,对于这些电路,在电压变化的过程中,可能会引发电路无效复位或上电失败的故障。对此,本文提出了一种实用的解决方案。
1.jpg
随着通信设备复杂程度的提高,工程应用对设备的可靠性要求也随之提高。各种电源配送方案在工程运用上得到了广泛的应用,在有后备电池供电的应用上,由于供电系统的切换,通信设备内各部件将面临一次上电初始化的考验。

电路上电问题分析
现在通信机房大多采用-48V 直流电源,而电子元器件一般采用低电压供电,以 5V 和 3.3V最为常见,近几年随着低功耗器件的大量使用,1.5V、1.8V、2.5V 电源也被采用。电路设计中往往采用DC-DC电源转化模块提供二次电源。在同时使用多种电源时,可采用多种电源模块,或采用一种电源模块加多个直流电压转换器的方案,下面就两种典型情况作简单分析。

1.采用多电源模块设计的电路
这种设计一般包括 1 只 48-5V 电源模块和 1 只 48-3.3V 电源模块。
其中 5V 电源模块主要给电路内 5V 器件供电;3.3V 电源模块主要给电路内 FPGA、ASIC 供电,以及供给直流电压转换器进行更小电压的转换。这里应当指出,如果采用线性调压器(LDO)进行小电压转换时,上级电压通常采用 3.3V,因为常用的 1.5V、1.8V、2.5V 与 5V 的压降很大,在进行电压转换的时候将损失更多功率,同时增加系统的散热负担。
对于这种设计,由于不同电源模块的指标差异,存在上电顺序的问题。如果 5V 达到稳定的时间比 3.3V 早,那么将可能造成如下问题:
a. 5V 器件已经运行正常,而 3.3V 的 FPGA、ASIC 还未加载或初始化完毕。如果电路内 MCU单元为 5V 供电,那么 MCU 初始化 FPGA 和 ASIC 失败,电路工作将不正常,这种情况理论上可以通过在 MCU 程序代码里添加空转等待语句,但是实际上仍然存在问题,见下面的分析。
b. FPGA 加载失败。图 1 显示了一般可编程逻辑器件的上电加载机制。图 2 显示了 48-3.3V的某品牌电源模块在用蓄电池加电时,其电压在上升过程中与达到稳定状态前出现的较为严重的波动,测试其他电压,也发现类似情况。
2.jpg
从图 1、图 2 可以分析到,FPGA 在上电过程中需要自检电压,一旦所有要求的电压值大于某个范围就开始加载,而此时如果电压波动较大,那么 FPGA 可能会加载失败,因为当波动的电压处于波峰时 FPGA 快速检查电压并可能通过,在 FPGA 加载正进行到下面某一步时,电压值突然下降直至波谷,那么 FPGA 的后续加载操作将异常。当然,现在不少 FPGA 在上电自检的时候都有个监测电压是否稳定的过程,加载失败的情况基本上很少,不过大部分的FPGA 对电压都有严格的要求。
c.与 b 类似,很多 ASIC 专用芯片CPLD在上电初始化的时候都需要有稳定的电压,这里不再累述,可以参阅相关芯片资料。

2.采用单电源模块设计的电路
目前在系统设计中,为了兼容各种电压也常采用 48-5V 单电源模块和加直流电压转换器的方案。其实采用单电源模块的设计同样面临上面提到的问题。单电源模块也存在上电顺序先后的问题。因为电源模块直接输出 5V,其他电压值通过直流电压转换器转换,因此小于 5V 的电压上电肯定晚于 5V。
在蓄电池供电的情况下,由于蓄电池的本身特性,在上电的时候其电压是缓慢上升的,由于现在 DC-DC 模块的设计差异,某些模块在慢上电的过程中出现的电压摆动仍然会影响 FPGA和ASIC的初始化。

解决方法
对应可能出现的问题,可以找到相应的解决方法。在前文分析的第一种情况(采用多电源模块)下,对应 a,可以复位 MCU;对应 b,可以复位 FPGA;对应 c,可以复位相关芯片。对于第 2种情况(采用单电源模块),复位相应的芯片也可以解决问题。所以最直接有效的方法就是复位。 当然我们不可能等到故障出现的时候再去手动复位,这里可以考虑使用 Maxim 公司的 MAX708芯片来完成自动复位的功能。
MAX708 是一种微处理器电源监控芯片,可同时输出高电平有效和低电平有效的复位信号。复位信号可由 VCC 电压、手动复位输入或由独立的比较器触发。独立的比较器可用于监视第二个电源信号。
在电路设计中,MCU 单元一般由 51 单片机构成,单片机的复位信号是高有效。一般 FPGA 和ASIC 的复位信号都是低有效。由于 MAX708 可同时输出高电平有效和低电平有效的复位信号,因此可以利用 MAX708 的这个特点来解决电路内 MCU、FPGA、ASIC的上电复位问题。

更多详细内容请下载附件查看
游客,如果您要查看本帖隐藏内容请回复
已绑定手机
发表于 2022-6-12 11:54:20 | 显示全部楼层 来自 广东省深圳市
谢谢分享
已绑定手机
发表于 2022-9-8 09:43:36 | 显示全部楼层 来自 广东省深圳市
感谢分享
已绑定手机
发表于 2022-9-9 09:18:07 | 显示全部楼层 来自 广东省广州市
好东西  感谢分享
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

合作/建议

TEL: 19168984579

工作时间:
周一到周五 9:00-11:30 13:30-19:30
  • 扫一扫关注公众号
  • 扫一扫打开小程序
Copyright © 2013-2024 一牛网 版权所有 All Rights Reserved. 帮助中心|隐私声明|联系我们|手机版|粤ICP备13053961号|营业执照|EDI证
在本版发帖搜索
扫一扫添加微信客服
QQ客服返回顶部
快速回复 返回顶部 返回列表