立即注册
查看: 542|回复: 0

[资料] 芯科Versal架构和产品规格:概述高级产品规格datasheet

已绑定手机
已实名认证
发表于 2022-10-24 14:49:06 | 显示全部楼层 |阅读模式 来自 广东省深圳市
一般说明
Versal® 设备是业界首个自适应计算加速平台 (ACAP),将自适应处理和加速引擎与可编程逻辑和可配置连接相结合,为数据中心、汽车、5G 无线、有线等各种应用提供定制的异构硬件解决方案和防御。 Versal ACAP 具有转换功能,如集成硅主机互连外壳和智能引擎(AI 和 DSP)、自适应引擎和标量引擎,提供优于传统 FPGA、CPU 和 GPU 的性能/瓦特。
AI Edge 系列:该系列在设计时考虑到了安全性,为边缘应用提供了一个结合了高 AI 推理性能、低延迟和电源效率的自适应技术平台。
AI Core 系列:具有中等密度可编程逻辑和连接能力的高计算系列,结合 AI 和 DSP 加速引擎。
Prime 系列:具有中等密度可编程逻辑、信号处理和连接能力的中档系列。
高端系列:高端、高带宽系列,丰富的网络接口、安全引擎,提供高计算密度。
HBM 系列:针对内存密集型、计算密集型应用,该系列具有 3D IC 内存的异构集成、安全连接和自适应计算,可消除性能瓶颈。

系列比较
表 1:设备资源
Versal ACAP Resources and CapabilitiesAI Edge SeriesAI Core SeriesPrime SeriesPremium SeriesHBM
Series
Programmable Network on Chip (NoC)
Aggregate INT8 TOPs7–22857–2288–5720–363107–157
System Logic Cells (K)44–1,139540–1,968329–2,233833–7,3523,837–5,631
Hierarchical Memory (Mb)40–17790–19154–282128–994509–752
DSP Engines90–1,312928–1,968464–3,9841,140–14,3527,392–10,848
AI Engines8–304128–4000–472
Processing System
Serial Transceivers0–448–448–4844–16888–128
Max. Serial Bandwidth (full duplex) (Tb/s)2.52.57.817.611.2
I/O114–530478–770316–770132–780780
Memory Controllers1–32–41–42–44
HBM (GB)8–32



功能总结
结构
Versal ACAP 围绕由可编程片上网络 (NoC) 组成的集成外壳构建,可实现对设备的整个高度和宽度的无缝内存映射访问。 ACAP 包括:多核标量处理系统 (PS); 具有 DMA 和高速缓存一致性互连设计 (CPM) 的 PCIe® 集成块; 用于人工智能和复杂信号处理的 SIMD VLIW AI 引擎加速器; 可编程逻辑 (PL) 中的自适应引擎。 这些共同构成了一个平台,可用于云、边缘和网络应用程序的快速上市 (TTM) 计算加速。 与 PS 相邻的平台管理控制器 (PMC) 负责引导和配置设备。 Versal 设备通常在设备的南北边缘具有 I/O 和内存控制器,在东西边缘具有串行收发器。 NoC 跨越设备的整个高度和宽度。


计算和加速

PMC 与 PS 相邻,但独立于 PS。它负责从主引导源引导和配置设备。 PMC还负责配置PL,可以在PS之前配置,也可以在PS之后配置。它还控制平台的加密、身份验证、系统监控和设备调试功能。连接性

Versal ACAP 的南边缘通常包含许多 XPIO 组和相关的内存控制器,用于读取和写入 DDR4 和 LPDDR4 内存。 XPIO 可以独立于专用内存控制器用于许多功能,包括在 PL 中创建的任何带有软内存控制器的功能。该设备的东西边缘通常包含能够以高达 112Gb/s 的速度进行通信的串行收发器。 PL 还可以包含用于高价值功能的集成块,例如支持 Compute Express Link (CXL)、多速率以太网 MAC、600G 以太网 MAC、600G Interlaken 和 400G 高速的 PCIe 集成块 (PL PCIE)加密 (HSC) 引擎。



Versal AI Core 系列具有一系列信号处理内核,这些内核针对机器学习、卷积神经网络、无线电、回程、电缆和雷达应用中的功能进行了高度优化。该阵列由多个 AI 引擎组成,每个引擎都包含一个 32 位标量 RISC 处理器、定点和浮点向量单元、数据存储器和互连。 AI 引擎可以用作单个图块、完整阵列或介于两者之间的任何粒度。在 AI 引擎阵列中创建自定义加速和计算引擎是通过 C 和 C++ 在高层次上完成的。

每个 Versal ACAP 都有标量引擎,在 PS 中包含一个双核 Arm® Cortex®-A72 (APU) 和一个双核 Arm Cortex-R5F (RPU)。 PS 包括许多用于通信标准的外围设备,包括千兆以太网和 USB 2.0,以及用于 SPI、I2C、UART 和 CAN-FD 的控制器。 PS 通过 NoC 访问设备顶部和底部的 DDR 内存控制器。除了与外部存储器的接口外,APU 还包括: 2 级 (L2) 缓存; RPU 包括紧密耦合内存 (TCM); APU 和 RPU 都可以访问片上存储器 (OCM)。

PL 由可配置的逻辑块组成,包含 6 输入查找表 (LUT) 和触发器;不同大小的内存块; 36Kb 块 RAM 和 288Kb UltraRAM;数字信号处理 (DSP) 模块;以及丰富的互连、开关和多路复用器将模块连接在一起。所有资源都按列排列。 PL 被划分为固定高度的区域。每个区域都有自己的时钟功能和 NoC 接入点。


更多内容请查看附件
游客,如果您要查看本帖隐藏内容请回复





您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

合作/建议

TEL: 19168984579

工作时间:
周一到周五 9:00-11:30 13:30-19:30
  • 扫一扫关注公众号
  • 扫一扫打开小程序
Copyright © 2013-2024 一牛网 版权所有 All Rights Reserved. 帮助中心|隐私声明|联系我们|手机版|粤ICP备13053961号|营业执照|EDI证
在本版发帖搜索
扫一扫添加微信客服
QQ客服返回顶部
快速回复 返回顶部 返回列表