立即注册
查看: 716|回复: 6

[资料] 紫光同创Logos系列FPGA配置(configuration) 用户指南

已绑定手机
发表于 2022-11-10 16:05:36 | 显示全部楼层 |阅读模式 来自 广东省深圳市南山区
配置(configuration)是把用户的设计数据(位流)写入FPGA的内部存储器中的过程。配置数据可以由芯片主动从外部Flash获取,也可通过外部处理器/控制器将配置数据下载到芯片中。Logos系列FPGA使用SRAM单元存储配置数据,掉电后配置数据丢失,所以每次上电需要重新对FPGA进行配置。
Logos系列FPGA支持如下六种配置模式:(不同器件支持模式详情见第二章)
 JTAG模式,符合IEEE 1149.1和IEEE 1532标准
 Master SPI模式,支持数据位宽1/2/4/8bits
 Master BPI模式,支持数据位宽8/16bits
 Slave SPI模式,支持数据位宽1bit
 Slave Parallel模式,支持数据位宽8/16/32bits
 Slave Serial模式,支持数据位宽1bit此外,Logos系列FPGA还提供以下功能:
 看门狗,支持超时检测
 支持通过JTAG接口、Slave Parallel接口进行SEU 1-bit纠错和2-bit检错
 在 Master BPI Master SPI 模式下,支持配置 位流版本回退功能
 配置 位流 压缩可有效减小 位 流的大小、存储空间和编程时间
 配置 位流 加密可防止恶意抄袭,有效保护客户设计知识产权
 JTAG 模式提供专用接口,支持在线调试和边界扫描测试
 每个器件在出厂前被写入与之对应的唯一编码 64bit s 的 UID 保护

二、 配置 模式 描述

用户可以通过设置MODE的值来选择Logos系列FPGA的配置模式,如表1所示。其中JTAG配置模式优先级最高,MODE设置为任意值都能进行配置。配置时钟CFG_CLK的方向由配置模式决定,主模式时,CFG_CLK为输出,由FPGA输出给外部存放位流的设备,如Flash;从模式时,CFG_CLK为输入,由外部设备(如微处理器,CPLD或其他FPGA)输出给FPGA。本章主要详细描述表1中列出的Logos系列FPGA支持的六种配置模式的应用接口。

表1 Logos 系列 FPGA 配置模式
序号配置模式数据位宽
不同器件支持情况
CFG_CLK
方向
PGL22G
PGL22GSPGL25G/50G/50H
LPG144FBG256FBG256MBG324LPG176ALL
1JTAG1Input
(TCK)
2Master SPI1√(1)Output
2
4
8×
3Master BPI8(异步)××××Output
16 (异
步)
16 (同
步)
×
4Slave SPI1××Input
5Slave Parallel8×Input
16×
32××
6Slave Serial1×Input

注:1.22 GS主SPI模式不支持串行菊花链。

(一) JTAG 配置模式
JTAG配置模式应用接口示意图如图1、2所示。
图 1 PGL12G、22G、22GS JTAG 配置模式应用接口.png
图 1 PGL12G、22G、22GS JTAG 配置模式应用接口

图 2 PGL25G、50G、50H JTAG 配置模式应用接口.png
图 2 PGL25G、50G、50H JTAG 配置模式应用接口

RST_N 低电平将复位配置逻辑。初始化过程中,INIT_FLAG_N作为输入时,如果连接低电平将使Logos FPGA停留在初始化阶段;作为输出时,输出高电平指示芯片初始化结束。CFG_DONE输出高电平表示芯片进入用户模式,外部输入低电平将使Logos FPGA停留在配置阶段。
对于PGL12G、22G、22GS建议将RST_N、CFG_DONE采用4.7K的电阻上拉至VCCIOCFG,将INIT_FLAG_N采用4.7K的电阻上拉至VCCIOL0。并且将VCCIOCFG、VCCIOL0设置为3.3v。对于PGL25G、50G、50H,建议将RST_N、CFG_DONE、INIT_FLAG_N采用4.7K的电阻上拉至VCCIO2。

JTAG模式下TCK测试时钟需要由外部提供;外部可以通过改变TMS的状态来控制JTAG内部TAP状态机的跳变,以此选择配置位流的写入(TDI)或者片内数据回读(TDO)。除了配置编程,JTAG接口还常用于在线调试和边界扫描测试。JTAG模式下,建议将TDI、TCK、TMS用15K(±20%)电阻上拉至VCCIOCFG(PGL12G/22G/22GS)或VCCAUX(PGL25G/50G/50H),以提供稳定的初始输入电平。

JTAG编程模式典型时序如下图所示。
图 3 JTAG 编程典型时序图.png
图 3 JTAG 编程典型时序图

更多内容请查看附件
游客,如果您要查看本帖隐藏内容请回复



已绑定手机
发表于 2023-4-3 08:28:19 | 显示全部楼层 来自 北京市
谢谢分享
已绑定手机
发表于 2023-12-2 14:33:53 | 显示全部楼层 来自 江苏省苏州市
看看看看看看
已绑定手机
发表于 2023-12-2 14:34:01 | 显示全部楼层 来自 江苏省苏州市
看看看看看看
已绑定手机
发表于 2024-1-10 11:11:52 | 显示全部楼层 来自 四川省成都市
dddddddddddddddddddd
已绑定手机
发表于 2024-1-24 21:18:20 | 显示全部楼层 来自 山东省
谢谢楼主
已绑定手机
发表于 2024-2-22 17:49:13 | 显示全部楼层 来自 江苏省南京市
想看看看
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

合作/建议

TEL: 19168984579

工作时间:
周一到周五 9:00-11:30 13:30-19:30
  • 扫一扫关注公众号
  • 扫一扫打开小程序
Copyright © 2013-2024 一牛网 版权所有 All Rights Reserved. 帮助中心|隐私声明|联系我们|手机版|粤ICP备13053961号|营业执照|EDI证
在本版发帖搜索
扫一扫添加微信客服
QQ客服返回顶部
快速回复 返回顶部 返回列表