Compact系列单板硬件设计用户 指南 是 Compact 系列 CPLD 芯片 的 单板硬件 推荐 设计 说明 文件 。
Compact系列 CPLD 总体介绍、 产品特征 、 资源规模、封装信息和用户 IO 数量等请参阅《 DS03001_Compact 系列 CPLD 器件数据手册 》 。
二、 电源
(一) 电压
表1 是 工作电压 和温度 要求 。
表1 推荐的器件工作条件
符号 | 说明 | 最小值 | 典型值 | 最大值 | VCC1 | L 型器件的外部供电电压 | 1.14 V | 1.2 V | 1.26 V | G 型/D 型器件的外部供电电压 | 2.375 V | 2.5V/3.3 V | 3.465 V | VCCIO1,2 | I/O Bank 电压 | 1.14 V | -- | 3.465 V | TJ | 商业级的工作结温 | 0 ℃ | -- | 85 ℃ | 工业级的工作结温 | -40 ℃ | -- | 100 ℃ |
1. 所有电源管脚必须连接到相应外部电源, 相同的电源要连接到一起。例如,如果 V CCIO 和 V C C 是相同的电压值,它们必须来自相同的电源
2. 制板时,没有用到的 I/O Bank 的 V CCIO 管脚要连到 V CC
3. 对上电时序无要求,可以同时上电
4. 电源纹波要求为标称电压± 5%
表2 器件 供电 电源 电压要求
电源类型
芯片型号 | VCC1 | VCCIO01,2 | VCCIO11,2 | VCCIO21,2 | VCCIO31,2 | VCCIO41,2 | VCCIO51,2 | PGC1KL_UWG36 | 1.2 V | 1.2V-3.3 V3 | -4 | 1.2V-3.3 V | 1.2V-3.3 V | -- | -- | PGC2KL_UWG49 | 1.2 V | 1.2V-3.3 V | -- | 1.2V-3.3 V | -- | -- | 1.2V-3.3 V | PGC2KL_SSBG256 | 1.2 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC4KL_UWG81 | 1.2 V | 1.2V-3.3 V | -- | 1.2V-3.3 V | 1.2V-3.3 V | -- | 1.2V-3.3 V | PGC4KL_SSBG256 | 1.2 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC1KG_LPG100 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC1KG_LPG144 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC1KG_MBG256 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC1KG_FBG256 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC2KG_LPG100 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC2KG_LPG144 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC2KG_MBG256 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC2KG_FBG256 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC4KD_MBG256 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC4KD_MBG324 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC4KD_MBG332 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC4KD_MBG400 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC7KD_FBG484 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC7KD_MBG400 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC7KD_MBG256 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC7KD_MBG332 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | PGC7KD_LPG144 | 2.5V/3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1.2V-3.3 V | 1. 所有电源管脚必须连接到相应外部电源, 相同的电源要连接到一起。例如,如果 V CCIO 和 V C C 是相同的电压值,它们必须来自相同的电源
2. 没有用到的 I/O Bank 的 V CCIO 管脚要连到 VCC
3. 1.2V 3.3V 电压包括 1.2V 、 1.5V 、 1.8V 、 2.5V 和 3.3V ,下同
4. 表示 对应芯片 无此 Bank
(二) 功耗
表3 提供了 CPLD 不同器件的内核电流 实测值作为 PCB 设计参考,同时也可 以 使用功耗评估软件 PPP 来评估 。 BANK 的电流和封装有关,可使用功耗评估软件 PPP 来评估。
表3 PGC 系列器件的内核电流
器件 | 资源使用率 | 内核电流 | 1KL | 80%,系统时钟125MHz | 70mA | 1KG | 80%,系统时钟150MHz | 80mA | 2KL | 80%,系统时钟125MHz | 130mA | 2KG | 80%,系统时钟150MHz | 150mA | 4KL | 80%,系统时钟125MHz | 210mA | 4KD | 80%,系统时钟150MHz | 260mA | 7KD | 80%,系统时钟150MHz | 370mA |
(三) 电源走线
电源和地线要短而粗,条件允许时 建议以平面的形式设计。
一般地说,芯片的电源管脚和地管脚之间应进行去耦,去耦电容尽量靠近芯片管脚放置。尽量满足每个电源管脚放一个 0.1uF 的去耦电容,每个 Bank 电源放置 1 2 个 10uF 电容,内核电源放置 12 个 10uF 电容 或 1~2 个 22uF 电容 。 参 考如 图 1 所 示 。
PGC 系列 CPLD 电源去耦原理图
图1 PGC 系列 CPLD 电源去耦原理图
如果要比较精确地计算需要多少电容,首先需要知道这个板子每路电源的最大瞬变 电流 ,然后根据 PCB 的实际叠层,在 PI (电源完整性 仿真 软件里,设置好电源的目标阻抗,通过仿真计算出电容的配置是否合适,再反过来修改原理图中的电容配置。
举个例子,如内核电源电压为 1.2V ,根据 功耗评估 软件估算的 最大瞬变 电流值为 1A ,内核电源要求的 AC 纹波波动为± 5%5%,即 60mV ,则内核电源的目标阻抗为60mV/1A=60mΩ 因此,只要保证仿真得到的电源阻抗在应用 所需要 的 最大 频率范围内 小于目标阻抗,则 AC 纹波波动就会小于要求的± 5% 。
所需要的最大频率是指增加了一定数量的去耦电容后,不会使得电源阻抗低于目标阻抗的频率点,这是因为杂散平面的主要阻抗是扩散电感及封装的贴装电感。一般而言,这一频率范围从 50/60MHz直至 150/200MHz 。在这些频率之外,是由所选目标器件的封装和管芯电容来维持电源完整性的。
在所要求的整个频率范围内,为保持电源完整性,电源分配系统采用了电源模块( VRM )、板上分立 的 去耦电容以及平面间电容(来自电路板叠层的电源和地夹层电容)。
对于高频,使用分立电容进行去耦的效率不高。对于这些频率,使用电源平面电容对噪声去耦合。电源分配系统的目的是为每一器件的电源和地引脚提供并维持所要求的目标恒定电压。为能够高效的实现这一目标,电源分配系统采用了电源( VRM )、体电容和去耦电容 Decaps )以及电源和地平面夹层结构(平面电容)。在各种瞬变的负载条件下,这些元器件能否有效的帮助维持恒定电压主要取决于它们相 关的杂散电感。
作为一阶近似,VRM 可以简单的等效为电阻和电感的串联。在几十 KHz 的低频范围内, VRM主要是电阻,具有极低的阻抗,因此在低频时能够满足瞬时电流要求。但是,超出几十 KHz 之后,VRM 阻抗主要是电感,无法再满足瞬变电流要求。
板上分立去耦电容必须能够满足从几十KHz 到几百 MHz 的低阻抗要求,这取决于电容 ESR 和ESL 及电路板贴装和扩散杂散电感。 即使选择了具有极低 ESR 和 ESL 的去耦电容,由于杂散贴装和扩散电感会限制这些电容的作用,因此在设计电源分配系统时,必须仔细的减小与电路板设计相关的各种杂散 电感。
常用的PI 仿真软件有 ANSYS 公司的 S i wave 、 cadence 公司的 Sigrity 。
图2 为 P GC7KD MBG400 封装的电容放置 PCB 实图。
PGC7KD MBG400 封装的电容放置 PCB 实图
图2 PGC7KD MBG400 封装的电容放置 PCB 实图
更多内容请查看附件
|