THGJFGT2T85BAIR 是符合 JEDEC UFS 规范 Ver.3.1 的 NAND 闪存，采用 153 球 BGA 封装。 该存储器采用先进的 NAND 闪存和组装为多芯片模块的控制器芯片。
图1为UFS Ver.3.1内存的系统模型。 此款内存支持HS-G1/G2/G3/G4 A/B GEAR、PWM-G1/G2/G3/G4 GEAR，有差分输入/输出引脚、部分功能引脚、电源引脚和地引脚。数据线规格 在M-PHYR中定义，Reference clock和Reset signal specification在UFS中定义。
图 1 UFS 系统模型
图 1 UFS 系统模型
图 2 显示了 UFS 顶层架构。 UFS 采用基于 SCSI SAM 架构模型的分层通信架构。 MIPI UniProR 和 M-PHYR 规范中定义了比 UTP 更低层的规范。
一个UFS模块可以包含一个或多个逻辑单元（LU），逻辑单元可以同时访问。THGJFGT2T85BAIR最多支持32个逻辑单元。 所有对 UFS 存储的访问都应通过具有 UFS SCSI 命令子集的相应 LU，因此用户需要在 UFS 配置描述符上为自己的应用程序配置适当的 LU。 可以通过 UFS 设备管理器访问设备描述符，其中包括设备配置变量。
图 2 UFS 顶层架构
图 2 UFS 顶层架构
特点
1. UFS模块接口
UFS模块具有由M-PHYR指定的下行数据通道和上行数据通道，由UFS指定的参考时钟和复位信号。
2. 管脚分配及说明
P-VFBGA153-1113-0.50（11.5mm * 13mm，H1.0mm（最大）封装）
图 3 引脚分配（顶视图）
图 3 引脚分配（顶视图）
表 1 管脚说明
| Name | Type | Pin Number | Description | | VCC | Supply | B8-9, C8-9, E8, K8, N8-9, P8-9 | Supply voltage for NAND chips | | VCCQ | Supply | A4-5, B4-5, C4-5, E5, F5 | Supply voltage for a memory controller, NAND I/O interface and the M-PHYR interface | | VCCQ2 | Supply | A6-7, B6-7, C6-7, K6-7 | Not used | | VDDi | ― | A9 | VDDi pin is internally connected to VCC | | VDDiQ | Input | A3 | Input terminal to provide bypass capacitor for VCCQ internal regulator | | VDDiQ2 | ― | A8 | Not used | | VSS | Supply | B2, B11-12, C1-3, C11-12, D3, D12-14, E1-3, E12, F3, F12-14, G1-3, G10, G12, H3, H5, H10, H12-14, J1-3, J5, J12, K3, K5, K12-14, L1-3, L12,M3-5, M12-14, N2-5, N11-12, P4-5, P11-12 | Ground | | RST_n Note 1 | Input | H2 | Input hardware reset signal | | REF_CLK Note 1 | Input | H1 | Input reference clock When not active, this signal should be pull-down or driven low by the host SoC | | DIN0_t | Input | F1 | Downstream data lane 0 | | DIN0_c | Input | F2 | Downstream data lane 0 | | DIN1_t | Input | D1 | Downstream data lane 1 | | DIN1_c | Input | D2 | Downstream data lane 1 | | DOUT0_t | Output | K2 | Upstream data lane 0 | | DOUT0_c | Output | K1 | Upstream data lane 0 | | DOUT1_t | Output | M2 | Upstream data lane 1 | | DOUT1_c | Output | M1 | Upstream data lane 1 | | CPOUT1 | ― | A10 | Not used
Shall be connected to ground or left floating | | CPOUT2 | ― | B10 | Not used
Shall be connected to ground or left floating | | C+ | ― | A12 | Not used
Shall be connected to ground or left floating | | C- | ― | A11 | Not used
Shall be connected to ground or left floating | | VSFn | ― | E6-7, E9-10, F10, G5, J10, K10, P10 | Shall be left floating | | NC | ― | A1, A2, A13, A14, B1, B14, D4, K9, M8, M9, M11, N1, N14, P1, P2, P13, P14 | Shall be connected to ground or left floating | | RFU | ― | B3, B13, C10, C13, C14, E13, E14, G13, G14, J13, J14, L13, L14, M6, M7, M10, N6, N7, N10, N13, P3, P6, P7 | Shall be left floating for future use |
注 1：用户需要将基于 VCCQ（1.14 至 1.26V）的信号输入到 RST_n 和 REF_CLK 以满足 UFS 规范定义的电气特性。
封装规格
P-VFBGA153-1113-0.50（11.5mm * 13mm，H1.0mm（最大）封装）
图 5 封装尺寸（单位：mm）
图 5 封装尺寸（单位：mm）
图 5 封装尺寸（单位：mm）
详细的铠侠THGJFGT2T85BAIR BiCS5 512GB UFS3.1UFS 存储芯片datasheet回复后下载附件
|
已绑定手机
发表于 2023-2-1 17:04
