Hi3531DV100 H.265 编解码器处理器简介

wongjack

Hi3531DV100 H.265 编解码器处理器主要规格

处理器核心

• 双核 ARM Cortex A9@1.4 GHz

− 32 KB L1 I 高速缓存、32 KB L1 D 高速缓存

− 256 KB 二级缓存

− NEON 和 FPU

Hi3531DV100视频编码/解码协议

• H.265 Main Profile，5.0 级编码
• H.265 Main Profile，Level 5.1 解码
• H.264 Baseline/Main/High Profile，Level 5.1 编码
• H.264 Baseline/Main/High Profile，Level 5.2 解码
• MPEG-4 SP、L0–L3/ASP L0–L5 解码
• MJPEG/JPEG 基线

Hi3531DV100视频编码/解码

• H.265/H.264&JPEG多码流编解码

− 8x1080p@30 fps H.265/H.264编码+8xD1@30 fps H.265/H.264编码+8x1080p@30 fps H.265/H.264解码+8x1080p@2 fps JPEG编码

− 16x720p@30fps H.265/H.264编码+16xD1@30fps H.265/H.264编码+16x720p@30fps H.265/H.264解码+16x720p@2fps JPEG编码

− 32x960H@30fps H.265/H.264编码+32xCIF@30fps H.265/H.264编码+16x960H@30fps H.265/H.264解码+32x960H@2fps JPEG编码

• 恒定比特率（CBR）模式、可变比特率（VBR）模式、FIXQP模式、自适应可变比特率（AVBR）模式和QpMap模式
• 最大 40 Mbit/s 输出比特率
• ROI编码
• 彩色转灰度编码

智能视频分析

• 集成IVE，支持运动检测、周界布防、视频诊断等多种智能分析应用

视频和图形处理

• 视频预处理和后处理，包括去隔行、锐化、3D 去噪、DCI 和去马赛克
• 输出视频和图形的抗闪烁
• 1/15x 至 16x 视频缩放
• 1/2x 至 2x 图形缩放
• 四个覆盖区域
• 八个区域的 OSD 叠加

音频编码/解码

• ADPCM、G.711 和 G.726 硬件音频编码
• 符合多种协议的软件音频编解码

安全引擎

• 使用硬件实现的 AES、DES 和 3DES 算法

视频接口

• VI接口

− 8个8位接口和1个16位视频级联接口

− 两个8位接口可组成16位接口

− 每个8位接口108 MHz/144 MHz 4xD1/960H TDM输入（总共32xD1/32x960H实时视频输入）

− 每个8位接口144 MHz/148.5 MHz 2x720p TDM输入（总共16x720p@30 fps实时视频输入）

− 每个8位接口通过148.5 MHz双边采样或297 MHz单边采样实现4x720p TDM输入（总共32x720p@30 fps实时视频输入）

− 每个8位接口采用Y/C交错模式的148.5 MHz BT.1120输入（总共8x1080p@30 fps实时视频输入）

− 每个8位接口通过148.5 MHz双边采样或297 MHz单边采样提供2x1080p TDM输入（总共16x1080p@30 fps实时视频输入）

− 每个8位接口通过148.5 MHz双边采样或297 MHz单边采样实现1x4M (2560 x 1440) TDM输入（总共8x4M@30 fps实时视频输入）

− 每个16位接口148.5 MHz BT.1120标准模式（总共4x1080p@60 fps实时视频输入）

− 1x 3840 x 2160@30 fps 输入，通过 16 位视频级联输入接口的 148.5 MHz 双沿采样

VO接口

− 1个HDMI 2.0输出接口，最大输出3840 x 2160@60 fps

− 1个VGA高清输出接口，最大输出2560 x 1600@60 fps

− 1个BT.1120高清输出接口，最大输出1080p@60fps

− 1个BT.1120视频级联输出接口，最大输出3840 x 2160@30 fps

− 两个独立的高清输出通道（DHD0和DHD1），可通过任意高清接口（HDMI、VGA或BT.1120/级联接口）输出

− DHD0 64 画面输出，最大输出 3840 x 2160@60 fps

− DHD1 64 画面输出，最大输出 1080p@60 fps

− 1个CVBS标清输出接口

− 三个 ARGB1555 或 ARGB8888 格式的全屏 GUI 图形层，用于两个高清通道和一个标清通道

− 两个ARGB1555或ARGB8888格式（可配置）的硬件光标层，最大分辨率为256 x 256

音频接口

• 五个单向 I2S/PCM 接口

− 3个输入接口，支持20路复用输入

− 2个输出接口，支持双通道输出

− 16 位音频输入和输出

以太网端口

• 1个千兆以太网端口

− RGMII、RMII 和 MII 模式

− 10/100 Mbit/s 半双工或全双工

− 1000 Mbit/s 全双工

− TSO 用于减少 CPU 使用率

外围接口

• 四个 SATA 3.0/PCIe 2.0/USB 3.0 复用接口

− 可配置4个SATA接口、2个SATA接口+2个1-lane PCIe接口、或1个USB 3.0接口+2个SATA接口+1个1-lane PCIe接口

− PCIe 2.0 接口支持 RC 和 EP

− 支持eSATA 和PM 作为SATA 3.0 接口

− USB 主机和集线器支持 USB 3.0 接口

• 两个USB 2.0主机接口，支持集线器
• 4个UART接口（其中2个4线接口）
• 1个SPI，支持4个CS
• 1个IR接口
• 两个I2C接口
• 多个GPIO接口

内存接口

• 两个32位DDR3 SDRAM接口

− 双通道

− ODT

− 最大容量3GB

• NAND闪存接口

− 8位NAND闪存

− 两个 CS

− SLC 或 MLC

− 8/24/40/64 位 ECC（基于 1 KB 数据块）

• SPI NOR/NAND 闪存接口

− 1/2/4 线 SPI NOR/NAND 闪存

− 两个CS，连接不同类型的闪存

− 每个CS的最大容量为64 MB（对于SPI NOR闪存）

− 每个CS的最大容量为512 MB（对于SPI NAND闪存）

− 2 KB/4 KB 页大小（对于 SPI NAND 闪存）

− 8 位/1 KB 或 24 位/1 KB ECC（用于 SPI NAND 闪存）

• 嵌入式 4 KB BOOTROM 和 64 KB SRAM

具有独立电源的RTC

• 独立电池为RTC供电

可配置的启动模式

• 从 BOOTROM 启动
• 从 SPI NOR 闪存启动
• 从 SPI NAND 闪存启动
• 从 NAND 闪存启动
• 通过 PCIe 接口启动从芯片

软件开发工具包

• 基于Linux 3.18的SDK
• 符合多种协议的音频编解码库

− 高性能H.265/H.264 PC解码库

物理规格

• 功耗

− 典型功耗 5 W

− 多级功耗控制

• 工作电压

− 0.9V 核心电压

− 1.0V CPU电压

− 3.3V I/O电压

− DDR3 SDRAM 接口电压为 1.5 V

• 封装

− RoHS、EDHS-PBGA

− 球间距为 0.8 毫米（0.03 英寸）

− 机身尺寸 27 毫米 x 27 毫米（1.06 英寸 x 1.06 英寸）

• 工作温度范围为 0°C (32°F) 至 70°C (158°F)

Hi3531DV100功能框图

Hi3531D V100 是一款针对多通道高清 (1080p/720p) 或标清 (D1/960H) DVR 的专业 SoC。

Hi3531D V100提供嵌入式双核ARM A9处理器、高性能H.265视频编解码引擎、集成各种复杂图形处理算法的高性能视频/图形处理引擎、HDMI/VGA高清输出以及各种外设接口。 这些特性使Hi3531D V100能够为客户的产品提供高性能、高画质、低成本的模拟HD/SDI解决方案，同时大大降低eBOM成本。

DVR（每个都配有 Hi3531D V100）

8x1080p 硬盘录像机

• 8x1080p@30 fps H.265/H.264编码+8xD1@30 fps H.265/H.264编码+8x1080p@30 fps H.265/H.264解码+8x1080p@2 fps JPEG编码
• HDMI 4K x 2K@30 fps 输出

16x720p 硬盘录像机

• 16x720p@30fps H.265/H.264编码+16xD1@30fps H.265/H.264编码+16x720p@30fps H.265/H.264解码+16x720p@2fps JPEG编码
• HDMI 4K x 2K@30 fps 输出

32x960H 硬盘录像机

• 32x960H@30fps H.265/H.264编码+32xCIF@30fps H.265/H.264编码+16x960H@30fps H.265/H.264解码+32x960H@2fps JPEG编码
• HDMI 4K x 2K@30 fps 输出+CVBS 输出

首字母缩写词和缩写词

3DES 三重数据加密标准

ADPCM 自适应差分脉冲编码调制

AES 高级加密标准

CBR 恒定比特率

CODEC 编码器/解码器

CS 芯片选择

CVBS 复合视频广播信号

DCI 动态对比度改善

DDR 双倍数据速率

DES 数据加密标准

DVR 数字录像机

eBOM 工程物料清单

ECC 纠错码

EDHS-PBGA 外露嵌入式散热器塑料球栅阵列

EP 终点

eSATA 外部串行先进技术附件

GPIO 通用输入/输出

GUI 图形用户界面

HD 高清

HDMI 高清多媒体接口

I²C 内部集成电路

I²S IC 间声音

IR 红外线

IVE 智能视频引擎

MII 媒体独立接口

MLC 多层单元

ODT 片上端接

OSD 屏幕显示

PCIe 外围组件互连 Express

PCM 脉冲编码调制

PM 端口复用器

QP 量化参数

RC 根复合体

RGMII 简化千兆位媒体独立接口

RMII 简化媒体独立接口

RoHS 有害物质限制

ROI 感兴趣区域

RTC 实时时钟

SATA 串行先进技术附件

SD 标准定义

SDI 串行数字接口

SDK 软件开发套件

SDR 单数据速率

SDRAM 同步动态随机存取存储器

SLC 单层单元

SoC 片上系统

SPI 串行外设接口

SRAM 静态随机存取存储器

TDM 时分复用

TSO TCP 分段卸载

UART 通用异步接收发送器

VBR 可变比特率

VGA 视频图形阵列

VI 视频输入

VO 视频输出

wongjack

上面的内容都是谷歌翻译的结果，原英文文档请下载查看

2023-11-16 09:38 上传 Hi3531DV100 H.265 CODEC Processor Brief Datasheet.pdf

文件大小:

340.44 KB

下载次数:

3

本地下载