安路科技的 ELF2 系列 FPGA 有多个器件，定位低成本、低功耗可编程市场。ELF2 器件旨在用于大批量，成本敏感的应用，使系统设计师在降低成本的同时又能够满足不断增长的带宽要求。ELF2 器件系列建立在一个优化的低功耗工艺基础之上，并通过最低的成本实现较高的功能性。针对工业用户以及通信等行业中的低成本的小型应用，ELF2 器件无疑是最理想的选择。
安路科技提供丰富的设计工具帮助用户有效地利用 ELF2 平台实现复杂设计。业界领先的综合和布局布线工具，为用户设计高质量产品提供有力保障。
1.1 SALELF® 2（以下简称 EF2）系列器件系列特性
灵活的逻辑结构
共多种器件，规模从1,520到4,480 LUTs
最大用户 IO 数量达 206.
低功耗器件
先进的 55nm 低功耗工艺
内置 Flash
无需外部配置器件
支持快速上电启动
支持分布式和嵌入式存储器
最大支持 35 Kbits 分布存储器
最大支持 684Kbits 嵌入块存储器
容量块存储器 9K 和 32K，可配置作为真双口，多种组合模式，其中 9K 自带专用FIFO 控制逻辑
额外 128Kbits、256Kbits 存储器支持
可配置逻辑模块(PLBs)
优化的 LUT4/LUT5 组合设计
双端口分布式存储器
支持算数逻辑运算
快速进位链逻辑
源同步输入/输出接口
输入/输出单元包含 DDR 寄存器支持DDRx1、DDRx2 模式
高性能，灵活的输入/输出缓冲器
可配置支持以下单端标准
LVTTL，LVCMOS(3.3/2.5/1.8/1.5/1.2V)
PCI
通过配置支持以下差分标准
LVDS,LVPECL
支持热插拔
可配置上拉/下拉模式
片内 100 欧姆差分电阻
IOBB 兼容 5V 输入
时钟资源
16 路全局时钟
每 bank 2 路针对高速 I/O 接口设计的IOCLK
优化全局时钟的快速时钟
PLLs 用于频率综合
7 路时钟输出
分频系数 1 到 128
支持 5 路时钟输出级联
动态相位选择
配置模式
主模式串行 SPI (MSPI)
从模式串行 (SS)
从模式并行 x8 (SP)
主模式并行 x8 (MP)
JTAG 模式 (IEEE-1532)
BSCAN
兼容 IEEE-1149.1
增强安全设计保护
每个芯片拥有唯一的 64 位 DNA
嵌入式硬核 IP
ADC
8 比特逐次逼近寄存器型（SAR）
8 个模拟输入
1MHz 采样速率（MSPS）
内置环形振荡器
丰富封装形式
标准尺寸：LQFP/LFBGA
小尺寸： XWFN/LGA/UBGA
表 1- 1 ELF2 FPGA 系列选型表
Serie
S | Device | LUTs | DFFs | Dis-RAM
(Kbs) | ERAM | Total
(KBits) | DSP | PLL | Flash | MCU | MAX
uiser
10 | | 9K | 32K | 128K | 256K |
| EF2L15 | 1520 | 1520 | 12 | 6 | 3 | 1 | 1 | 534 | 8 | 1 | 4Mb | — | 206 | | EF2L25 | 2520 | 2520 | 20 | 9 | 4 | 1 | 1 | 593 | 12 | 1 | 4Mb |
| 206 | | EF2L45 | 4480 | 4480 | 35 | 40
1Z | 6 | 1 | 1 | 684 | 15 | 1 | 4Mb | — | 206 | | M | EF2M45 | 4480 | 4480 | 35 | 12 | 6 | 1 | 1 | 684 | 15 | 1 | 4Mb | M3 | 113 |
表 1- 2 ELF2 FPGA 封装
| Packages | EF2L15 | EF2L25 | EF2L45 | EF2M45 | | 42 XWFN(4.2x4.2,0.35mm pitch) |
| 29(10+1) |
|
| | 42 LGA(4.2x4.2,0.35mm pitch) |
| 29(10+1) |
|
| | 48 LQFP(7x7,0.5mm pitch) |
|
|
| 35(5+9) | | 100 LQFP(14x14,0.5mm pitch) | 80(15+17) |
|
|
| | 144 LQFP(20x20,0.5mm pitch ) | 113 (24+25) |
| 113(24+25) | 113(24+25) | | 256 LFBGA(17x17,1.0mm pitch) | 206 (31+64) | 206(31+64) | 206(31+64) |
| | 132 UBGA(8x8,0.5mm pitch) |
|
| 104(23+25) |
|
注释：206 (31+64)表示：用户可用 IO 数（用户可用 Ture LVDS 对+用户可用 Emulated LVDS 对）
2 ELF2 架构介绍
ELF2 系列器件由可编程逻辑模块（PLB）阵列构成核心资源，输入输出缓冲器分布在四边。嵌入式块存储单元（ERAM9K/ERAM32K）和数据信号处理模块（DSP）嵌在 PLB 中间。
图 2- 1 ELF2-45 器件简化框图
图 2- 1 ELF2-45 器件简化框图
查找表逻辑模块分为两种，逻辑可编程模块（LSLICE）和存储逻辑可编程模块（MSLICE）。两种模块均支持逻辑、算数功能，不同的是 MSLICE 支持分布式 RAM 和 ROM 功能。逻辑可编程模块（LSLICE）和存储逻辑可编程模块（MSLICE）均经过设计优化，便于用户快速有效地实现复杂设计。
ELF2 系列器件包含多列嵌入式存储器模块（ERAM），存储器模块规模为 9K，支持快速数据访问。每一个存储模块可独立配置为 1-18 位宽的单口或双口应用。
ELF2 的输入输出缓冲器（I/O Buffer）划分为 4 个组（256 封装为 6 个），支持单端和双端的多种电平标准。图 2.1 中 BANK0/2 的 I/O 可以配置成 LVDS 发送/接收对。
ELF2 系列内部嵌有 1 个多功能 PLL 块，在器件右上角，有专门的时钟线连接到 PLL 输入。PLL 具有对时钟分频/倍频/移相等功能。
- 文件大小:
- 8.87 MB
- 下载次数:
- 1
- 附件售价:
-
2 RD币 购买记录
- 安路科技的 ELF2 系列 FPGA 有多个器件，定位低成本、低功耗可编程市场。ELF2 器件旨在用于大批量，成本敏 ...
-
本地下载
立即购买
|
已绑定手机
发表于 2023-11-4 10:24
