1 系统概述
1.1 概述
RK3528A 是一颗高性能、高集成度、低成本的四核应用处理器芯片，专为Smart IPTV/OTT/DBS 和高端多媒体应用设计的。四核Cortex-A53 集成了单独的Neon 和FPU 协处理器，还集成共享L2 缓存，以此大幅度提高系统性能。
内置ARM Mali-450 GPU，支持高分辨率显示器，能够完全兼容OpenGL ES1.1/2.0、OpenVG 等图形程序。
RK3528A 具有高性能的32bit 外部存储器接口,支持LPDDR3/DDR3/DDR3L/DDR4/LPDDR4/LPDDR4X。
高级视频解码器支持高达10bit 像素4K/60FPS 超高清视频播放，兼容H.265、H.264、VP9、AVS2 等视频标准。高级视频编码器支持1080P/60FPS 高清视频捕获，支持H.265、H.264 编码。
显示控制器可以在HDMI 输出（支持HDR10、VIVID HDR、CEC、HDCP2.2）和CVBS 输出之间灵活切换。
RK3528A 还提供了一套丰富的外设接口SDMMC/SDIO/PCIE2.0/USB3.0/RGMII/I2S/PDM/UART/I2C/PWM/SPI 等，可以灵活支持各类应用场景。
芯片框图
RK3528A 芯片框图
图1- 1 RK3528A 芯片框图
应用框图
RK3528A OTT 应用框图
图1- 2 RK3528A OTT 应用框图
以上是RK3528A 芯片方案的举例应用框图，更详细的请参考RK 发布的参考设计原理图。
2 原理图设计建议
2.1 最小系统设计
2.1.1 时钟电路
RK3528A 芯片内部的振荡器电路与外置的24MHz 晶体一起构成系统时钟，如图2-1 所示。XOUT24M网络务必串接22ohm 电阻，用于限流，防止过驱。XOUT24M 和XIN24M 网络之间的1M 电阻不可随意修改。
RK3528A 晶体连接方式及器件参数
图2- 1 RK3528A 晶体连接方式及器件参数
注意：
Note1：选用晶体的CL 值不超过12pF。
Note2：晶体负载电容请根据实际使用的晶体的CL 电容值选择，并控制常温下的频率容限在20ppm 以内；
18pF 为我司选用晶体所对应容值，并不为通用值，负载电容材质建议采用COG 或NPO；
建议采用贴片4Pin 晶体，其中2 个GND 管脚与PCB 板的地充分连接，加强时钟抗ESD 干扰能力。
另外，系统时钟还可以直接由外部的有源晶体电路产生时钟，通过OSC_SOC_XIN 脚输入，时钟参数如下表2-1 所示：
表2- 1 RK3528A 24MHz 时钟要求
| 参数 | 规范 | 描述 | 最小 | 最大 | 单位 | | 频率 | 24.000000 | MHz |
| | 频率偏差 | +/-20 | ppm | Frequency tolerance | | 时钟幅度 | 1.8 | V | 峰峰值 | | 工作温度 | -20 | 80 | ℃ |
| | ESR | / | 40 | Ohm |
|
RK3528A 可向外设提供工作时钟：
- REF_CLK_OUT_M0/M1：预留时钟输出引脚，输出时钟为24MHz；
- TEST_CLK_OUT：时钟测试引脚，可以测试芯片内部部分模块的CLK 频率；
- CLK_32K_OUT_M0/M1：32.768KHz 时钟输出，可提供给WIFI/BT、PCIe 等设备当休眠或工作时钟；
- ETH_CLK_25M_OUT：25MHz 时钟输出，可提供给Ethernet PHY 等设备当工作时钟；
- HSM_CLK_OUT_M0/M1：默认4.5MHz 时钟输出，Hardware Securite Module 工作时钟；
- RGMII1_CLK：可以输出125Mhz 或是50Mhz 时钟频率， 为外部以太网PHY 提供工作时钟；
注意：
以上时钟所处的IO Domain 与外设的IO 电平必须匹配，如果不匹配，必须增加电平转换电路。
请根据外设设备时钟需求评估是否可以满足。
2.1.2 NPOR 电路
RK3528A 芯片内部集成POR(Power on Reset)电路,主要功能是产生SOC 的上电复位信号以及电源状态的监测信号。如图2-3 所示，芯片PIN 1J12 通过电阻R1110 上拉到VCC_3V3 电源，作为内部NPOR 的电压比较器的输入参考，电容C1100 用于消抖。
芯片的硬件复位检测输入通过PIN 1J12 (NPOR)管脚输入，必须由外部控制，低电平有效。
NPOR_L 网络的上拉电源必须和NPOR 管脚所在的IO 电源域（PMUIO_VCC3V3）保持一致。
RK3528A 复位检测输入
图2- 3 RK3528A 复位检测输入
2.1.3 系统启动引导顺序
RK3528A 芯片支持多种启动引导方式，在芯片复位结束后，芯片内部集成的引导代码可以在如下接口设备进行引导，具体引导顺序可根据实际应用需求进行选择（见下文中“引导顺序选择”描述）
- Serial Flash(FSPI)
- eMMC
- SDMMC Card
如果在上述设备中没有引导代码，可以通过USB2.0 OTG 接口信号将系统代码下载到这些设备中。
引导顺序选择：
RK3528A 的Boot 启动顺序可以通过SARADC_IN0 Pin(PIN AA10)进行设置，从不同接口对应的外设启动，如下表所示硬件通过配置不同的上下拉电阻值，设计LEVEL1-LEVEL10 十种模式的外设引导顺序，可根据实际应用需求进行对应配置，具体描述详见第2.3.2 小节。
RK3528A 引导顺序选择
图2- 2 RK3528A 引导顺序选择
按照以上LEVEL1 设置，SARADC_IN0_BOOT 对地短路，可使设备进入Maskrom 状态，无需再通过短路EMMC_CLK/DATA 进入Maskrom；SARADC_IN1 用于对地短路进入Recovery 状态；其它SARADC口可根据应用需求配置。
注意：
Note1：SARADC_IN0 为BOOT 配置专用引脚，不可作为其他功能使用
瑞芯微Rockchip RK3528A 硬件设计指南下载
|
已绑定手机
发表于 2023-11-20 09:48
