立即注册
查看: 366|回复: 1

[资料] CrossLink-NX Family Preliminary DataSheet

已绑定手机
发表于 2023-12-27 15:18:31 | 显示全部楼层 |阅读模式 来自 广东省汕头市
CroSSLink™-NX 系列低功耗 FPGA 可用于多种应用,并针对嵌入式视觉应用中的桥接和处理需求进行了优化 – 支持各种高带宽传感器和显示接口、视频处理和机器学习推理 。 它基于 Lattice nexus FPGA 平台构建,采用低功耗 28 nm FD-SOI 技术。 它将 FPGA 的极高灵活性与 FD-SOI 技术的低功耗和高可靠性(由于极低的 SER)相结合,并提供小尺寸封装选项。

CrossLink-NX 支持多种接口,包括 MIPI D-PHY(CSI-2、DSI)、LVDS、SLVS、subLVDS、PCI Express(Gen1、Gen2)、SGMII(千兆位以太网)等。

CrossLink-NX 的处理功能包括多达 39K 逻辑单元、56 个 18x18 乘法器、2.9 Mb 嵌入式存储器(由 EBR 和 LRAM 块组成)、分布式存储器、DRAM 接口(支持高达 1066 Mbps x 的 DDR3、DDR3L、LPDDR2、LPDDR3) 16 数据宽度)和软处理器的 ALU 构建块。

CrossLink-NX FPGA 支持基于 SRAM 的可重配置逻辑结构的快速配置、可编程 sysI/O™ 的超快速配置(不到 3 毫秒)和 TransFR™ 现场升级功能。 确保用户设计安全的安全功能包括比特流加密和密码保护。 除了 FD-SOI 技术固有的高可靠性(由于其极低的 SER)之外,主动可靠性功能还包括基于帧的内置 SED/SEC(用于基于 SRAM 的逻辑结构)和 ECC(用于 EBR 和 LRAM)也受支持。 每个器件都具有内置 ADC,用于系统监控功能。

Lattice Radiant® 设计软件允许在 CrossLink-NX FPGA 系列上高效实施大型复杂的用户设计。 CrossLink-NX 器件的综合库支持可用于流行的逻辑综合工具。 Radiant 工具使用综合工具输出以及布局规划工具的约束,在 CrossLink-NX 器件中对用户设计进行布局和布线。 这些工具从布线中提取时序,并将其反注释到设计中以进行时序验证。

莱迪思为 CrossLink-NX 系列提供许多预设计的 IP(知识产权)模块。 通过使用这些可配置的软 IP 核作为标准化模块,您可以自由地专注于设计的独特方面,从而提高您的生产效率。

表 1.1。 CrossLink-NX 产品系列选择指南
CrossLink-NX 系列:
Device
LIFCL-17
LIFCL-40
Logic Cells¹
17K
39K
Embedded Memory (EBR) Blocks (18 Kb)
24
84
Embedded Memory (EBR) Bits (Kb)
432
1,512
Distributed RAM Bits (Kb)
80
240
Large Memory (LRAM) Blocks
5
2
Large Memory (LRAM) Bits (Kb)
2560
1024
18 X 18 Multipliers
24
56
ALU Blocks
1
ADC Blocks
2
2
450 MHz High Frequency Oscillator
1
1
128 KHz Low Power Oscillator
1
1
GPLL
2
3
Hardened 10 Gbps D-PHY Quads²
2
2
Hardened 2.5 Gbps D-PHY Data Lanes (total)²
8
8
PCIe Gen2 Hard IP
1
Packages (Size, Ball Pitch)
D-PHY  Quads (D-PHY Data Lanes) / (Top/Left/Right Banks) / High Perfo Banks)
Wide  Range (WR) GPIOs rmance (HP) GPIOs (Bottom
72 wlcsp (3.7 x 4.1 mm2, 0.4 mm)
1(4)/16/24
72 QFN (10 x 10 mm2,  0.5 mm)
1(4)/18/22
1(4)/18/22
121 csfBGA (6 x 6 mm2, 0.5 mm)
2(8)/24/48
2(8)/24/48
256 caBGA (14 x 14 mm2, 0.8 mm)
2(8)/30/48
2(8)/89/74,  PCIe x1
289 csBGA (9.5 x 9.5 mm2, 0.5 mm)
2(8)/106/74,  PCIe x1
400 caBGA (17 x 17 mm², 0.8 mm)
2(8)/118/74,  PCIe x1

笔记:
1. 逻辑单元 = LUT x 1.2 有效性。
2. 使用 sysI/O 可提供额外的软 D-PHY Tx/Rx 接口(每通道高达 1.5 Gbps)。

简化框图,CrossLink-NX-40 器件(顶层)

简化框图,CrossLink-NX-40 器件(顶层)


简化框图,CrossLink-NX-40 器件(顶层)


简化框图,CrossLink-NX-17 器件(顶层)

简化框图,CrossLink-NX-17 器件(顶层)


简化框图,CrossLink-NX-17 器件(顶层)


切片图

切片图


切片图


CrossLink-NX Family Preliminary datasheet下载

游客,如果您要查看本帖隐藏内容请回复



已绑定手机
已实名认证
发表于 2024-1-9 20:18:04 | 显示全部楼层 来自 广东省深圳市
个周期都可领取,一定要多参与论坛讨论哦。
* 同一主题的重复回复不计。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

合作/建议

TEL: 19168984579

工作时间:
周一到周五 9:00-11:30 13:30-19:30
  • 扫一扫关注公众号
  • 扫一扫打开小程序
Copyright © 2013-2024 一牛网 版权所有 All Rights Reserved. 帮助中心|隐私声明|联系我们|手机版|粤ICP备13053961号|营业执照|EDI证
在本版发帖搜索
扫一扫添加微信客服
QQ客服返回顶部
快速回复 返回顶部 返回列表