立即注册
查看: 95|回复: 0

[资料] H9RT2GGA65X031 512GB UFS/12GB LPDDR5 uMCP规范

已绑定手机
发表于 2024-2-1 15:50:34 | 显示全部楼层 |阅读模式 来自 广东省深圳市
SK海力士UFS产品由NAND闪存和UFS控制器组成。
UFS内置智能控制器,可管理接口协议、磨损均衡、坏块管理、垃圾收集和ECC。SK海力士首款UFS兼容JEDEC标准UFS3.1规范,支持UniPro v1.8和M-PHY v4.1(向后兼容UniPro v1.61和M-PHY v3.1)

功能
[uMCP]
•操作温度
- (-25)℃~ 85℃
•封装
- 297球FBGA
- 无铅无卤
[ufs]
•兼容us3.1
- 向后兼容UFS3.0和UFS2.2
•工作电压范围
- Vcc (NAND): 2.4V ~ 2.7V
- Vccq (CTRL): 1.14V ~ 1.26V
- Vccq2 (CTRL):未使用
•温度
- 工作温度(-25℃~ +85℃)
- 储存温度(-40℃~ +85℃)
•参考
- JEDEC UFS规范V3.1
- MIPI UniPro规范V1.8
- MIPI M-PHY规范V4.1
- JEDEC UFS HPB扩展v2.0
•支持的功能
- 擦除/丢弃/清除/擦除
- PWM g1 ~ g4 / hs-g1 ~ g4
- 1l / 2l-命令队列/缓存-多区域rmb / BOOT LU
- 开机/硬件/终端/电路复位- bkop-高优先级LU
- 可靠的写操作
- 写保护,安全写保护
- 任务管理操作
- 安全移除类型
- 电源管理操作-支持最大32路
- 设备运行状况描述符
- 现场固件更新
- 主机性能增强器(HPB)
- WriteBooster

[lpddr5]
•VDD1 = 1.8V (1.7V至1.95V)
•VDD2H = 1.05V (1.01V至1.12V)
•VDD2L = 0.9V (0.87V至0.97V)
•VDDQ = 0.5V (0.47V至0.57V)或0.3V (0.27V至0.37V) (DVFSQ启用)
•可编程ODT CK, CA, DQ, DMI, RDQS, WCK和VSSQ终端
•DQ的非目标ODT
•VOH补偿输出驱动器
•双数据速率命令和地址条目
•双数据速率架构的数据总线;
- 每个时钟周期两次数据访问
•差分时钟输入命令和地址接口(CK_t, CK_c)
- 在低速运行时可选择单端CK
•差分时钟输入数据接口(WCK_t, WCK_c)
- 低速运行时可选择单端WCK
•差分读数据频闪(RDQS_t, RDQS_c)
- 低速运行时可选择单端RDQS
•可编程多银行组织(8Banks, 4Bank group /4Banks, 16Banks)
•DMI引脚支持写数据屏蔽和DBIdc功能
•可编程RL(读延迟)和WL(写延迟)
•爆发长度:16 & 32
•支持自动刷新和自我刷新
•所有银行自动刷新和定向每个银行自动刷新支持
•自动TCSR(温度补偿自刷新)
•PASR(部分阵列自我刷新)和PARC(部分阵列刷新控制)通过银行掩码和段掩码
•可选择的背景和命令为基础的ZQ校准
•核心和I/O (DVFSC和DVFSQ)的动态频率和电压缩放
•可选Link ECC功能
•可选Data-Copy和Write-X功能

功能框图

UFS框图

UFS框图

UFS框图

DRAM

DRAM

DRAM

订购信息
Part  NumberMemory  CombinationOperation  Voltage
Density
Speed
Package
H9RT2GGA65X031
UFS  LPDDR5
2.5V
    1.8V/1.05V/0.5V
512GB  (x8)
    12GB (x8)
6400Mbps
297Ball  FBGA
    (Lead & Halogen Free)

订购信息

订购信息


H9RT2GGA65X031 512GB UFS/12GB LPDDR5 uMCP规范下载
游客,如果您要查看本帖隐藏内容请回复


您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

合作/建议

TEL: 19168984579

工作时间:
周一到周五 9:00-11:30 13:30-19:30
  • 扫一扫关注公众号
  • 扫一扫打开小程序
Copyright © 2013-2024 一牛网 版权所有 All Rights Reserved. 帮助中心|隐私声明|联系我们|手机版|粤ICP备13053961号|营业执照|EDI证
在本版发帖搜索
扫一扫添加微信客服
QQ客服返回顶部
快速回复 返回顶部 返回列表